该论文提出SABLE（Safe Analog Boundary for LLM-driven EDA），一个在工业模拟集成电路设计流程中安全使用大语言模型（LLM）进行电路优化的无保密协议（NDA）安全闭环框架。工业模拟EDA流程涉及代工厂PDK内容、专有原理图、绝对仿真路径和受许可约束的工具状态等敏感信息，无法直接暴露给云端LLM端点。SABLE通过以下设计确保NDA安全：一个明确的威胁模型（假设云服务提供商是好奇但被动的），28个受限SKILL入口点白名单，每次返回路径上的PDK/路径/模型清洗，结构化的Maestro设置和回写机制，严格的JSON动作合约以及六个机器可检查的停止条件，并保存最佳状态。框架在Cadence Virtuoso、Maestro和Spectre工具链上实现闭环，LLM仅接收清理后的拓扑意图、数值指标、工作点摘要和限定回写状态。作者在11个LLM检查点上进行了两个实际闭环任务评估：一个20GHz LC-VCO调谐曲线任务（7/11模型通过）和一个两级运放任务（15次迭代内4/11通过），后者需要在最差工艺角满足所有指标且相位裕度门限排除不稳定高增益点。反馈路径消融实验表明，移除单个清洗通道会无声地削弱规格或降低搜索质量。该研究证明，在NDA安全边界内提供足够的清洗反馈仍能成功进行模拟电路优化。