该论文关注的背景是：随着硬件木马（Hardware Trojan, HT）与系统级漏洞日益复杂，现代集成电路面临的风险不断上升；但研究界若要构造贴近真实的 HT 场景，负担非常沉重——研究者必须手工分析复杂的 RTL 结构、找出可能被利用的弱点，并撰写既隐蔽、又能综合、同时不破坏功能正确性的插入逻辑。为此作者提出 CITADEL 框架，其核心思路是把 CWE（常见弱点枚举）的结构化语义与数据流图（DFG）提供的结构上下文结合起来，交由大语言模型（LLM）驱动，实现以 CWE 为锚点的 HT 半自动/自动合成。CITADEL 的流程分为三步：首先借助 CWE 语义与 DFG 派生出的结构信息，帮助使用者识别与所选弱点类别相关的潜在漏洞位置；其次对选定插入点周边模块进行定位与上下文提取；最后执行“意图条件化”的 RTL 修改，生成体量最小、可综合、且保持原有接口的 HT，并赋予其极其罕见的触发条件。作者在多种 RTL 设计上进行了实验评估，报告称：所生成的 HT 全部通过语法正确性检查（100%），在大规模随机仿真下无法被检测出，同时在其预设的激活条件下确实可以被功能性触发。论文的贡献在于把“木马基准生成”从纯手工经验工程转变为可扩展、有原则、可复用的方法：既能为 HT 检测器提供高质量、贴近真实的评测样本，也能用于评估 RTL 供应链各环节的脆弱性。适合硬件安全、EDA 安全、IC 供应链信任与 LLM 辅助设计自动化方向的研究者与安全工程师阅读。需要说明的是，以上信息均来自摘要，具体实现细节、评测规模与基线对比未在摘要中给出。

该论文研究硬件木马（hardware trojan）的运行时检测问题。传统硬件木马检测多依赖破坏性逆向工程或片上额外监测电路，成本高、难以在设备部署后持续运行。作者提出利用处理器运行时的电磁（EM）辐射作为被动侧信道，对运行中的系统做实时检测。为验证可行性，研究团队采用一个开源硬件木马实现，该木马具备任意内存写原语（arbitrary memory-write primitive），将其植入到基于 RISC-V 微架构、运行 Linux 的系统中，攻击目标为篡改内核内存（kernel memory）。实验通过采集处理器 EM 辐射建立实时基线，并监测偏离基线的异常。结果表明，在一定条件下，硬件木马可以借助其引发的软件行为异常被间接检测出来：即通过软件层可观测的异常行为反推硬件层恶意活动，而不必直接对 EM 信号做完整的模板匹配。论文主要贡献包括：一是给出了 EM 侧信道用于运行时硬件木马检测的实验评估框架；二是验证了“硬件木马—软件可观测副作用—EM 异常”这一间接检测链条在 RISC-V Linux 场景下的可行性；三是讨论了检测成立的前提条件与局限，如木马触发模式、EM 噪声环境、基线建立成本等。该工作适合硬件安全、供应链安全、侧信道分析与 RISC-V 可信计算方向的研究人员阅读。

该论文研究 CPU 硬件木马（Hardware Trojan, HT）在实际终端设备上的可行威胁模型。传统 CPU 木马攻击通常假设攻击者已能在目标系统上执行任意机器级代码，以便可靠触发植入的木马逻辑；但在手机、笔记本等终端设备上，任意代码执行往往需要针对特定目标定制软件漏洞利用，前提过于苛刻，导致 CPU 木马作为现实威胁的可信度受到质疑。为突破这一限制，作者提出 SURF 类 CPU 木马，其核心创新在于无需任意代码执行即可激活木马。关键洞察是：用高级语言表达的整数运算可以映射为可区分的微架构副作用，SURF 触发电路能够识别这些副作用，从而通过运行时引擎（如执行不受信任高级代码的受限环境）触发木马。作者在 RISC-V 处理器中实现了 SURF 木马原型，并利用 Google V8 引擎中 JavaScript 级别的内存索引操作完成代码注入攻击。实验表明，SURF 木马在多个 JavaScript 引擎版本上仍然有效，意味着攻击者可能长期攻陷终端设备。作者开源了 SURF 的设计与配套软件，以推动后续研究。该工作将硬件木马威胁从强前提的攻击模型扩展到更通用的高级语言运行时场景，对 CPU 供应链安全、终端安全与浏览器引擎安全具有重要参考价值。

该论文聚焦混合信号（AMS）芯片中一个长期被默认、却从未被当作安全属性显式验证的问题：模拟引脚的方向性。传统上，标称「仅输入」的模拟引脚被假定只能采集片外信号，其方向性被视为功能属性而非安全属性，因此既不进入安全验证流程，也不被测试用例覆盖。作者提出并实验验证了一类基于方向性的 AMS 数据外泄攻击：通过数据相关的电路失调调制，把名义上仅输入的引脚变成一条对外发送信息的隐蔽信道。论文对该机制进行了分析建模，并归纳出三个使该攻击成立的主机侧条件，涉及闭环放大器结构、放大器输入端的暴露程度以及该引脚处的阻抗水平。作者在一块商用 55nm CMOS 工艺流片的 PPG（光电容积脉搏波）模拟前端上做了代表性硅验证：所插入的电路改动相对于典型生物传感 AFE 的面积开销小于 0.001%。在评估条件下，激活后滤波输出的 PPG 信噪比仅下降 0.03 dB，最大扰动为 PPG 幅度的 5.9%，而暴露的传感器输入引脚在工艺与温度范围内的良性变化可达 34.3%，说明该扰动在常规表征中难以区分。原始外泄信号的 SINR 低于 -20 dB，但经针对性滤波后可提升到 14 dB 以上并恢复信号；硅测量表明可在输入引脚上以最高约 10 kbps 的速率外泄数据，并实现 PRBS 消息的无误码恢复。论文结论强调，这暴露了传统测试可观测性缺口，模拟引脚方向性应被确立为需要显式验证、测试覆盖与防御设计的 AMS 安全属性，而不能仅凭标称信号流向推断。

该论文研究的是硬件木马(Hardware Trojan)在寄存器传输级(RTL)被插入后的门级定位问题。硬件木马是芯片设计中被恶意加入的修改,可能破坏功能或窃取敏感数据;当木马在 RTL 阶段植入时威胁尤为严重,因为它会随正常综合流程进入最终网表。经过逻辑综合与优化后,这些 RTL 木马在门级网表中往往被"隐藏"——触发逻辑被优化、面积与时序特征被稀释,导致传统基于金芯片(golden chip)比对的检测方法难以适用。近期研究(包括 ICCAD 2025 相关竞赛)转向"无金芯片"(golden-chip-free)路线,即用机器学习在带标注的门级网表上训练检测/定位模型,但这类方法依赖大量标注数据、模型调参以及可观的计算开销。本文作者提出一个关键观察:即使经过综合与优化,RTL 木马仍然会保留稳定的结构模式与信号流模式,呈现出可识别的子图签名(subgraph signature)。基于这一洞察,作者提出 LoRD——一种轻量级的启发式方法,直接利用这些有针对性的子图与信号流特征进行检测与定位,而不是让通用 ML 模型从零学习特征。在竞赛测试用例上,LoRD 取得了接近完美的检测与定位效果;在植入木马的设计上平均得分达到 2.957(满分 3),优于基于 Transformer 的机器学习基线以及竞赛排名前五的队伍,且不需要额外的训练数据与调参开销。该工作的核心贡献在于:证明门级 RTL 木马定位本质上可以由结构化启发式高效解决,从而对"必须依赖重型机器学习"的假设提出挑战,并为硬件安全防御提供了一条低成本、可解释、易落地的技术路径。适合硬件安全、EDA、验证/DFT 及集成电路供应链安全方向的研究者与工程师阅读。

本文深入研究标准单元库是否具有内在的易受硬件木马攻击的特性（Trojanizability）。基于Puschner等人公开的SEM图像数据集（包含四种不同工艺节点的数字集成电路），作者指出之前的工作无法区分木马插入策略或图像质量退化对检测性能的影响与标准单元库本身固有的影响。为了解答这个问题，作者首先证明使用Puschner等人的指标难以实现这种分离，然后设计替代指标来更合理地评估和比较标准单元库的潜在易感性。他们发现不同库之间存在明显差异，但所有库中都存在一些实现不同逻辑功能却在SEM图像下视觉上不可区分的细胞。作者利用这一特性构建了基于标准单元的隐形硬件木马，并在Ibex RISC-V核上实现了一个权限提升后门。结果表明，标准单元库确实可以被评估其“木马化”潜力，并且应该采取实际防御措施。本文适合硬件安全研究员、芯片设计者和对抗硬件木马的防御者阅读。

该论文提出了一种自动化框架，用于在集成电路（IC）设计流程中生成基于标准单元实现的隐蔽硬件木马（HT）。传统硬件木马评估通常假设木马插入发生在RTL实现或门级网表阶段，但忽略了攻击者可利用不可信供应商提供的被篡改标准单元库，将恶意行为隐藏在标准单元内部。本文框架首先分析映射后的设计，识别具有稀有输入条件的候选单元实例，然后应用有效载荷模板，这些模板仅在触发条件满足时破坏选定单元的输出。实验在开源组合和时序基准设计上进行，结果表明该框架能够在不同单元类型和设计规模下生成有效且隐蔽的木马实例。这项工作揭示了当前木马检测假设中的关键空白，强调了在零信任IC设计流程中需要对标准单元实现进行单元级验证。

本论文提出了一种针对标准单元库的新型硬件木马（HT）威胁模型，并开发了相应的风险评估与预防方法。在无晶圆厂半导体制造模式下，设计方将版图交由代工厂制造，这为恶意HT插入提供了可乘之机。现有研究多关注标准单元之间的空白区域，但本文首次深入分析作为数字设计基本构建模块的标准单元本身存在的脆弱性。作者假设标准单元库本身不可信：攻击者在库中预置失活的HT单元，设计方使用该库完成综合与实现，但无法察觉异常；随后代工厂在制造过程中将失活单元替换为激活版本，从而在芯片中植入HT。基于开源和工业EDA工具，论文将Saed32nm和Sky130nm标准单元库转化为恶意库，并在AES-128加密核、以太网控制器和WISHBONE DMA引擎三个基准电路上进行了验证。实验表明，使用受感染库综合出的电路在单元总数、面积、动态功耗和静态功耗等设计级特征上与干净库差异极小，使得传统基于特征的检测方法难以区分。为了防御此类攻击，论文进一步提取上述特征用于二分类检测，评估了不同机器学习模型的检测效能。该研究揭示了供应链中一个被忽视的安全漏洞，并为标准单元库的完整性验证提供了新思路。

该论文提出了一种利用射频后向反射硬件木马（RFRA）窃听100BASE-TX快速以太网流量的方法。传统的电磁侧信道攻击通常通过被动监测目标设备的电磁辐射来获取信息，但对于高速数据接口如以太网，其电磁泄漏往往不足以实现有效窃听。RFRA技术通过在目标设备中植入极简的硬件木马（通常由分立元件如晶体管或二极管组成），不主动发射信号，而是根据被探测信号线的数据状态调制目标的电磁反射特性，从而实现隐蔽的主动监测。此前RFRA已被证明可用于视频链路和低速外设接口。本研究将RFRA扩展到高速目标，成功实现了对100BASE-TX以太网标准的攻击。论文详细描述了一种紧凑型植入装置的设计与实现，该装置能够恢复快速以太网中使用的MLT-3编码信号，并开发了专用的解调与解析流水线，以减轻无线信道引入的错误，最大化恢复信息量。实验验证了利用射频后向反射隐蔽监控快速以太网流量的可行性，并强调了此类攻击对高速链路的潜在威胁。该研究揭示了硬件供应链中植入微型后门进行远程数据窃取的新型攻击面，对网络设备和通信基础设施的安全性提出了严峻挑战。