该论文针对同时多线程（SMT）处理器中基于资源竞争的隐蔽信道攻击问题，提出了一种名为SecSMT的硬件安全架构。SMT技术通过共享执行资源（如缓存、功能单元、内存端口）提升性能，但恶意线程可利用资源竞争的时间差异构建隐蔽信道，实现跨线程信息泄露。现有防御手段（如缓存分区、带宽限制）往往带来显著的性能开销或无法完全阻断所有信道。SecSMT通过对处理器微架构进行关键修改，在保持高性能的同时有效阻断隐蔽信道。核心方法包括：(1) 动态资源隔离机制，根据线程的安全等级动态调整共享资源的分配策略；(2) 随机化资源访问时序，引入噪声使攻击者难以通过时间差提取信息；(3) 对敏感操作进行硬件强制序列化，消除推断执行和资源争用的可观测差异。实验采用模拟器（如gem5）和真实硬件平台（Intel/AMD SMT处理器）评估，在SPEC CPU等基准测试中，SecSMT将隐蔽信道的容量降低超过99%（接近零信道容量），而性能开销控制在5%以内。该工作首次实现了对多种竞争信道（缓存、TLS、功能单元等）的全面防护，且无需修改软件堆栈。适合计算机体系结构和系统安全领域的研究者、处理器设计人员阅读。