该论文关注图像水印在溯源与归属中的工程化落地问题：水印需要把可验证的身份信息嵌入图像，而真实部署必须同时满足四类相互冲突的约束——抗攻击能力、误报率（FPR）、图像质量与处理延迟。现有水印方法往往只对特定类别的变换（如压缩、裁剪、几何变换、噪声等）具备鲁棒性，因此把互补的多种水印组合起来，理论上可获得比单一水印更广的防护面。但组合本身非常困难：每增加一个水印片段都会抬高图像失真与解码开销，而且所有片段必须共享同一个 FPR 预算，不能简单叠加。为此作者提出 TAILOR，一个以“请求”为条件的组合式水印框架，包含三个阶段：(1) 离线刻画，将片段恢复率、失真与运行时建模为随嵌入强度变化的响应曲线；(2) 联合配置选择，把用户请求编码为建立在这些响应曲线之上的 SMT 模型，求解失真最低的片段组合、嵌入强度、嵌入顺序以及几何恢复配置；(3) 在线校准，在用户实际图像上验证所选配置，并对迁移效果不佳的预测进行修正。实验覆盖 5 类场景、20 种攻击设置、7,321 个不同请求，场景平均请求满足率达 96.21%，平均 PSNR 为 41.02 dB，在鲁棒性优于现有方法的同时取得更好的图像质量，代码已开源。

该论文针对 LLM 智能体在长周期、工具调用型工作流中的授权失控问题提出运行时治理框架 ActGov。研究背景是：智能体通过外部工具执行多步任务时，工具返回的不可信内容（如网页、文档、第三方 API 输出）会作为上下文回流进模型，进而影响后续动作决策，导致攻击者可通过间接提示注入（indirect prompt injection）诱导智能体执行超出用户原始授权的操作。现有防御要么只做注入内容隔离，要么依赖预先定义的计划与静态策略来约束执行，在任务动态分支、工具生态可扩展的场景下要么过于脆弱、要么难以规模化。ActGov 的核心思路是把防护点前移到“每一次由 LLM 提议的工具动作产生外部副作用之前”，进行逐一校验。方法上包含两个组件：ActGov-Policy 基于一个统一语义模型（涵盖授权、动作、运行时上下文、安全约束四类要素），从工具规格说明、良性任务样例以及实际观测到的失败轨迹中迭代式地构建策略集合，每轮策略更新都用基于 SMT 的反例检查来验证其正确性与不冲突性，从而降低误报与漏报；ActGov-Runtime 在运行时把每次工具调用抽象为有限条策略记录，仅当该调用仍处于任务作用域内的授权边界且满足所有适用策略时才放行。这种逐动作（per-action）的强制校验使授权约束能够在长周期、动态分支的工作流中持续生效，而不依赖底层 LLM 能够正确识别恶意指令。实验部分在 AgentDojo 与 AgentDyn 两个基准上、跨多个模型与多种攻击配置进行评估，结果显示 ActGov 在保持任务效用（utility）的同时持续降低间接提示注入攻击的成功率，并显著优于现有防御方案。主要贡献可归纳为：提出面向动作级授权的统一语义建模与策略迭代+形式化验证生成流程；给出可在动态工作流中持续生效的运行时强制机制；在两个公开基准上给出多模型、多攻击配置的实证对比，证明无需依赖模型的指令判别能力即可实现细粒度授权。适合关注 LLM 智能体安全、提示注入防御、策略引擎与形式化验证、以及 SOC 中自动化代理治理的读者阅读。

本研究报告聚焦于入侵检测系统（IDS）测试数据的自动生成问题。IDS作为网络基础设施的第一道防线，通过解析数据包并根据用户提供的规则（通常基于已知恶意流量示例）来识别恶意流量。然而，由于测试数据往往涉及敏感信息，难以获取，导致新规则的评估十分困难。作者首先分析了现有基于SMT（可满足性模理论）的合成方法在自动生成恶意网络流量方面的局限性，指出其无法覆盖实际规则库中多样化的攻击特征。随后，他们对开源语料库中超过30,000条IDS规则的编写实践进行了系统调查，总结了规则编写的主要模式和常见特征。基于这一调查，他们提出了一条扩展现有SMT方法的路线图，旨在生成能够表征广泛威胁类型的安全测试数据，并探索了辅助用途，如帮助用户编写IDS规则和识别IDS实现中的缺陷。最后，作者分享了针对其中一种扩展的早期评估结果，该扩展成功为超过90%的评估规则生成了有效的IDS测试数据。研究的主要贡献在于：揭示了现有合成方法的瓶颈，通过大规模规则语料分析提供了实践见解，并提出了一条可行路线来提升测试数据生成的覆盖率和实用性。该工作对IDS规则开发者、安全测试人员以及网络防御研究领域具有参考价值。

本文研究 MIPS 处理器在现代嵌入式系统（如路由器、工业控制器、IoT 设备）中面临微架构侧信道攻击的脆弱性。尽管 MIPS 架构历史悠久且广泛部署，但其对侧信道攻击的防御能力长期未受关注。作者发现，在这些平台上普遍使用的同步多线程（SMT）特性会引入强大的跨核时序通道。为此，他们提出了 MIPSBLEED 框架，该系统性地分析和利用了三个共享微架构组件（L1 数据缓存、L1 指令缓存和执行引擎）的信息泄漏。通过精心设计的汇编级探测探针和定量泄漏评估，作者演示了无需特权访问即可实现的高分辨率时序攻击。实验表明，所有三个通道均存在显著的信息泄漏，并最终在真实椭圆曲线密码套件上实现了单迹线密钥恢复攻击。该工作将 MIPS 定位为微架构安全研究中被忽视但关键的目标，并强调了在资源受限且启用 SMT 的嵌入式系统中迫切需要轻量级隔离机制。

本文提出 NeuroLog，一个端到端、无需构建环境的漏洞发现流水线，用于 C/C++ 源代码。核心思路是将 LLM、Datalog（Soufflé）和 SMT 求解器（Z3）分层协作：LLM 逐个函数提取类型化的数据流事实；Soufflé 规则网将这些事实组合成跨函数的发现；Z3 后处理过滤不可行路径并为每个幸存路径输出 SAT 模型。为超越纯静态分析，还引入运行时证据：从少量语料种子导出的可能范围不变量以极低成本收紧 SMT 问题。第二个 LLM 智能体读取每个 SAT 模型并编写 Python 程序生成候选崩溃输入，由 AddressSanitizer 验证。实验覆盖 stb、cJSON、libxml2、FFmpeg demuxer 切片和 curl 8.3.0，重新发现了 8 个 CVE 类问题，包括 CVSS 9.8 的 SOCKS5 堆溢出 CVE-2023-38545。在 libarchive HEAD 上发现 5 个内存安全漏洞（4 个先前未报告），其中 cpio use-after-free 在 7 小时内得到确认。提取阶段约 37 秒、成本 $0.005（stb）；崩溃合成将静态发现转化为 102 字节的 stb_vorbis 崩溃（两轮 LLM 交互）。来自三个 Matroska 种子的似然不变性过滤器消除了 FFmpeg demuxer 可行集中的 13.2%。该方法结合了静态缩小 SMT（Saturn, Pinpoint）和 Datalog 与 SMT（Formulog）的先前工作，新贡献在于 LLM 推导的事实库、无构建流水线以及将 SAT 模型作为合成崩溃输入的制品而非简单的是/否判定。适合安全研究人员、漏洞发现工程师和软件质量保障团队阅读。

该论文针对同时多线程（SMT）处理器中基于资源竞争的隐蔽信道攻击问题，提出了一种名为SecSMT的硬件安全架构。SMT技术通过共享执行资源（如缓存、功能单元、内存端口）提升性能，但恶意线程可利用资源竞争的时间差异构建隐蔽信道，实现跨线程信息泄露。现有防御手段（如缓存分区、带宽限制）往往带来显著的性能开销或无法完全阻断所有信道。SecSMT通过对处理器微架构进行关键修改，在保持高性能的同时有效阻断隐蔽信道。核心方法包括：(1) 动态资源隔离机制，根据线程的安全等级动态调整共享资源的分配策略；(2) 随机化资源访问时序，引入噪声使攻击者难以通过时间差提取信息；(3) 对敏感操作进行硬件强制序列化，消除推断执行和资源争用的可观测差异。实验采用模拟器（如gem5）和真实硬件平台（Intel/AMD SMT处理器）评估，在SPEC CPU等基准测试中，SecSMT将隐蔽信道的容量降低超过99%（接近零信道容量），而性能开销控制在5%以内。该工作首次实现了对多种竞争信道（缓存、TLS、功能单元等）的全面防护，且无需修改软件堆栈。适合计算机体系结构和系统安全领域的研究者、处理器设计人员阅读。