该论文提出 BipBipCache，一种直接映射缓存控制器，集成了 BipBip 可调块密码（TBC），用于实时加密缓存数据和标签，以保护片上 SRAM 缓存中的敏感数据免受冷启动、总线探测和 SRAM 读出攻击。作者从以解密器为中心的规范重建了首个流水线硬件 BipBip 加密器，并在缓存数据路径中与一个 3 周期解密器协同工作。核心架构贡献在于：6 周期加密延迟并未完全转化为 6 周期写惩罚——加密器的前三个阶段与标签解密和命中检测重叠，导致命中验证后实际写提交仅需 3 周期。论文基于 Xilinx Artix-7 FPGA 验证了加密器和解密器正确性（对标 BipBip C++ 参考实现的五个向量），报告了资源利用率（3,356 LUTs，占器件 16.1%；加密逻辑约占 LUT 的 79%），并在硬件上确认了端到端运行。该工作针对消费级和嵌入式处理器中易失性缓存的数据机密性威胁，为低延迟可调加密在缓存控制器中的集成提供了可行性方案。