本文首次提出了增广Gabidulin（AG）码的恒定时间解码算法。Gabidulin码是秩度量下的Reed-Solomon码类比，被用于基于秩的密码系统如RQC和Loidreau中。然而，此前缺乏恒定时间实现，这对于实际开发防侧信道攻击的密码系统至关重要。AG码是Gabidulin码的简单变体，通过在码字中添加零列构成，并包含Gabidulin码作为特例，被RQC最有效的变体使用。论文证明了AG码解码可在二次复杂度内完成，并给出了q-多项式左除法的恒定时间算法，完整描述了AG码解码过程。这些算法被集成到RQC-Block-MS-AG方案中，并通过基准测试评估性能。结果表明，该实现优于原始RQC，但比HQC慢约4倍；然而，其密文和密钥大小约为HQC的四分之一，展现了性能与紧凑性之间的优势权衡。本文对密码学实践者，尤其是关注后量子密码系统部署的工程师具有重要参考价值。

本文提出 Xenon，一种求解器辅助的交互式形式化验证方法，用于证明 Verilog 硬件设计在常时执行。常时执行是抵御基于时序的侧信道攻击的关键属性。Xenon 通过引入常时反例的新概念，自动合成最小化秘密假设集合，并在交互式验证循环中定位验证失败根源，显著降低调试工作量。为加速验证，Xenon 利用 Verilog 模块摘要实现模块化，避免重复验证相同实例。实验表明，Xenon 能验证多种电路，包括高度模块化的 AES-256 实现（验证时间从六小时降至三秒）以及 ScarV 侧信道加固的 RISC-V 微控制器（规模比此前验证的设计大一个数量级）。小规模用户研究发现，Xenon 帮助非专家用户比现有工具更正确、更快速地完成验证任务。

该论文系统化了针对密码学实现中时序攻击的防御手段——恒定时间（Constant Time）编程模型。尽管恒定时间编程是抵御时序攻击的主要防线，但学术界和工业界对“恒定时间”的定义和模型理解存在差异。本文首先回顾并整理了恒定时间模型的历史演化，识别出模型所保护的安全属性与密码规范所假设的威胁模型之间存在长期被忽视的差距。作者进一步提炼了一套攻击方法论，用于发现源自密码原语边界之外（例如上层应用或密钥加载流程）的时序漏洞。利用该方法，作者定位了一个与私钥加载过程相关的规范级（specification-level）漏洞。该漏洞存在于OpenSSL和BoringSSL两个流行密码库中，并成功在实验中确认了信息泄露。一个反直觉的发现是：尽管BoringSSL采用了更严格的威胁模型，但其单次观测产生的信号强度反而比OpenSSL高出数个数量级。研究贡献包括：1) 对恒定时间模型进行系统化分类与演化分析；2) 提出可用于发现跨界时序漏洞的通用攻击方法论；3) 发现并验证了OpenSSL和BoringSSL中此前未知的时序泄露点。该论文适合密码库开发者、侧信道安全研究人员以及所有关注密码学实现安全性的工程师阅读。

本文针对嵌入式微控制器（如ARM Cortex-M4）上神经网络推理过程中的激活函数（ReLU, sigmoid, tanh, GELU, Swish）存在的时序侧信道泄露问题，提出了一种常量时间（constant-time）实现方法。该方法通过结合无分支选择、基于Padé近似的固定成本计算、虚拟算术操作以及循环对齐等技巧，确保所有激活函数在不同输入下消耗相同的时钟周期数，从而消除时序侧信道。作者首先评估了一种基于去同步化的防御措施，并证明其仍易受模板化时序攻击，进而提出防御方案。实验结果表明，保护后的实现在三函数和五函数场景下分别实现恒定的88和108周期计数，同时数值误差分析显示近似非线性函数保持高精度。该研究为嵌入式推理中构建抗侧信道的激活函数提供了实用基础，适用于需要安全部署深度学习模型的嵌入式系统开发者及侧信道防御研究人员。