该论文聚焦于CPU异常处理过程中的微架构信息泄漏问题。异常是现代处理器安全机制的关键组成部分，用于实现虚拟内存、系统调用隔离等功能，但它们的微架构实现可能被攻击者利用，通过侧信道泄漏秘密数据。作者首先对异常导致的微架构泄漏进行系统性建模，涵盖了异常触发、处理返回等阶段中微架构状态的变化（如缓存、TLB、分支预测器等）。基于该模型，他们设计并实现了一套自动化测试框架，能够系统性地枚举不同异常类型（如页故障、保护故障、调试异常等）及其上下文，并测量微架构状态的可观察差异。实验在多个现代Intel和AMD CPU上进行，成功检测到多种泄漏模式，包括异常处理过程中缓存行和TLB条目的非预期残留，这些残留信息可以被攻击者通过时序或探测攻击获取。论文的主要贡献在于：首次对异常相关的微架构泄漏进行了形式化建模；提出了一种高效的自动化测试方法；实际发现了多个CPU中的新泄漏路径。该研究对硬件安全设计、操作系统内核以及安全监控软件（如侧信道检测工具）均有参考价值。