本文提出 DiveFuzz，一种通过多样性指令构造来增强 CPU fuzzing 的方法。在 CPU fuzzing 中，全面探索架构状态类似于生成多样化的测试用例，这需要合理的操作码分布以及指令执行结果（通常通过写回数据衡量）的多样性。然而，作者对现有最先进 CPU fuzzer（如 DifuzzRTL、Cascade）的分析发现，它们在 fuzzing 过程中存在写回数据高度重复和操作码分布不平衡的问题。DiveFuzz 通过运行时精细控制指令的操作数并结合上下文语义关联，生成具有多样化写回数据和语义关联的指令流。此外，DiveFuzz 引入了一种新颖的变异器，能够监控 fuzzing 过程以动态调整操作码分布，并准确消除误报。实验使用五种常见的覆盖率指标评估，在达到相同覆盖率时，DiveFuzz 的速度比 DifuzzRTL 快 204 倍，比 Cascade 快 114 倍。在四个开源 RISC-V CPU（香山、CVA6、Rocket、NutShell）上测试，共发现 26 个新 bug，其中 15 个已分配 CVE 编号。该工作主要贡献在于：1) 揭示现有 CPU fuzzer 在指令多样性方面的不足；2) 提出通过操作数控制提升写回数据多样性的方法；3) 设计自适应变异器优化操作码分布；4) 在真实硬件上发现大量新漏洞。本文适合硬件安全测试工程师、CPU 设计验证人员以及 fuzzing 技术研究者阅读。

该论文提出了一种名为 Cascade 的 CPU 模糊测试方法，核心创新在于通过生成结构复杂、指令交织紧密的程序来触发处理器微架构中的隐藏漏洞。传统 CPU 模糊测试通常依赖随机指令序列或模板，难以覆盖指令间的深层交互。Cascade 采用形式化程序生成技术，自动构造包含数据依赖、控制流分支、异常处理及指令重排等复杂场景的测试程序。该方法能有效探索流水线冲突、缓存一致性、分支预测等微架构特性中的边界情况。实验基于 RISC-V 和 x86 指令集模拟器及实际处理器实现，验证了 Cascade 在发现已知漏洞（如 Spectre v1 相关漏洞）及未知硬件 bug 上的效率优于现有测试工具。作者还开源了框架代码，旨在推动硬件安全测试的自动化水平。

现代CPU作为黑盒，其微架构漏洞日益复杂，传统分析手段难以应对。虽然已有通过繁琐手工挖掘出的关键漏洞，但缺乏自动化、系统化的后硅漏洞检测框架。本文提出Fuzzilicon，首个面向真实x86 CPU的后硅模糊测试框架，通过引入微码级内省填补了可见性鸿沟。Fuzzilicon的核心是新型微架构反馈提取技术：通过逆向工程Intel的专有微码更新接口，实现对处理器微架构的深度内省，并开发了最小侵入性的插桩方法，集成于基于Hypervisor的模糊测试工具链中，实现了无需寄存器传输级（RTL）访问的精确反馈引导输入生成。在Intel Goldmont微架构上的实验表明，Fuzzilicon发现了5项重要发现，包括两个此前未知的微码级推测执行漏洞，并自动重现了之前手动检测到的μSpectre类漏洞。与基线技术相比，Fuzzilicon将覆盖率收集开销降低最多31倍，并达到了16.27%的可挂钩位置唯一微码覆盖率，成为此类首个实证基线。该框架是一种实用、覆盖引导且可扩展的后硅模糊测试方法，为自动化发现复杂CPU漏洞奠定了新基础。