HammerScope 是一项针对 Rowhammer 攻击的新研究，揭示了 DRAM 行锤击操作不仅导致比特翻转，还伴随可观测的功耗波动。论文首先分析了 Rowhammer 操作对 DRAM 芯片功耗的影响机制：重复激活（行锤击）使得存储单元漏电流增大，进而导致芯片的瞬时功耗上升。通过设计精密的测量电路（利用片上电压调节器或外部示波器感知电流变化），作者展示了攻击者可以在无需物理接触内存芯片的情况下，远程从 DRAM 功耗信号中泄露秘密信息。具体而言，攻击者通过构造特定的内存访问模式（如交替访问相邻行）引发目标行电荷泄露，同时从 DRAM 的电源引脚或系统主板上的供电节点测量功耗变化的幅度与频率。论文在不同 DRAM 型号（DDR3、DDR4）上验证了该方法的有效性，并实现了针对 RSA 解密过程中密钥位信息的推断——观察到功耗波形与算法中条件分支存在相关性，从而可以提取密钥。此外，作者讨论了现有 Rowhammer 防御措施（如 ECC、目标行刷新、内存加密）对功耗侧信道的局限性，并提出了基于功耗隔离或随机化访问序列的潜在缓解思路。实验结果表明，HammerScope 能够在数秒内以高准确率恢复 RSA-2048 的密钥位，且不影响 DRAM 的正常功能。该工作将 Rowhammer 的攻击面从完整性扩展到了机密性，对云环境、共享内存系统的安全设计具有重要警示意义。

现代DRAM芯片容易受到读取干扰现象的影响，例如RowHammer和RowPress，这些现象会在访问相邻行一定次数后导致比特翻转。ColumnDisturb是一种全新的、根本不同的DRAM读取干扰现象。与RowHammer和RowPress不同，ColumnDisturb干扰的是DRAM的列而非行，并且受影响DRAM单元的数量从仅几个相邻行扩展到三个连续DRAM子阵列中的所有单元。本文提出了ColumnKeeper，这是第一套ColumnDisturb缓解方案，包含两种变体：ColumnKeeper-D（CK-D）是一种确定性机制，ColumnKeeper-P（CK-P）是一种概率性机制。CK-D利用DRAM的开位线架构，以较低的性能和能量开销提供确定性的安全保证：它使用每个子阵列的两个计数器来跟踪影响奇数列和偶数列的激活，当任一计数器达到预定阈值时，刷新子阵列中的一行。CK-P则以预定概率在中间子阵列行激活时刷新三个连续子阵列中的一行，以较低的面积开销提供可配置的安全保证。两种机制都能以较低的性能、能量和面积开销防止ColumnDisturb比特翻转。在当前实验证明的ColumnDisturb阈值（1M）下，CK-D和CK-P的平均单核性能开销分别仅为0.15%和0.36%。对于近未来的阈值（128K），开销仍较低，平均分别为1.70%和2.73%。通过采用更小的子阵列大小或启用子阵列级并行性，在低阈值（如16K）下缓解ColumnDisturb仍然是可能的。CK-D和CK-P的面积开销分别仅为0.1 mm²和0.03 mm²。ColumnKeeper代码已开源。

本研究首次实验展示了 DejaVu 现象，即之前写入 DRAM 单元的数据会影响 DRAM 对读取干扰的脆弱性。通过对三大制造商（三星、SK海力士、美光）的112个商用DDR4 DRAM芯片进行系统表征，研究者发现：与仅写入一次的基线相比，1）用相反数据覆盖受害行会降低ACmin（诱导位翻转所需的最小攻击行激活次数），即增加脆弱性；2）写入相同数据两次则会增加ACmin，即提升鲁棒性。研究者提出了两种物理机制假说：一是相反数据写入导致电荷未完全恢复，二是改变有源区电荷陷阱状态从而影响干扰泄漏电流。通过受控实验验证了这些假说。此外，还表征了使用DejaVu模式初始化的DRAM行对PUD（利用DRAM进行计算）操作可靠性的影响：对32行MAJ-3（多数决）操作的测试显示，与基线相比，覆盖写入可使失败位线数量平均减少32.7%。基于观测，研究者阐述了DejaVu的两大意义：1）DRAM测试与表征方法必须考虑DejaVu，以准确评估固定数据模式下的读取干扰脆弱性，并避免DejaVu对数据模式效应的干扰；2）评估读取干扰缓解技术的性能开销时，若需降低阈值以对抗DejaVu（例如阈值降低20%时性能开销增加6.3%）。该研究对Rowhammer攻击的防御、DRAM可靠性测试以及内存内计算设计具有重要参考价值。

Rowhammer 攻击是一种利用 DRAM 单元之间电磁耦合效应导致比特翻转的硬件漏洞。传统上，此类攻击需要本地代码执行或特定硬件访问权限。该论文提出了一种名为 Posthammer 的新型攻击向量，通过浏览器中的 JavaScript 代码，利用延迟刷新命令（postponed refresh commands）实现在广泛使用的 DRAM 模块上引发 Rowhammer 比特翻转。作者分析了现代 DRAM 刷新机制的弱点，并设计了一种无需任何权限的纯浏览器端攻击方法。实验表明，Posthammer 能在多款主流浏览器和 DRAM 型号上成功诱导比特翻转，从而可能实现权限提升、信息泄露或拒绝服务。该工作首次证明了在浏览器环境中利用延迟刷新命令进行 Rowhammer 攻击的可行性，对云服务和终端用户安全构成潜在威胁。

该论文研究了现代DRAM芯片中的读取干扰现象（如RowHammer和RowPress），即频繁访问或持续打开一个DRAM行（攻击行）会导致其物理邻近的未被访问行（受害行）发生比特翻转。这种干扰机制可从软件栈层面被实际利用，并随着密度缩放而加剧。作者提出了一种新的DRAM访问模式——ScaleDisturb，通过不对称地延长两个攻击行的打开时间来放大读取干扰。在196个DDR4和3个HBM2 DRAM芯片上的严格实验表征表明，ScaleDisturb相比现有最先进的访问模式，能够在显著更少的行激活次数下引发比特翻转，使得所有受测DRAM芯片上的读取干扰攻击更容易实施，并且随着DRAM制造工艺缩小到更小的节点尺寸，DRAM对读取干扰的脆弱性增加。论文还在真实系统上展示了概念验证攻击，用户级程序利用ScaleDisturb比最先进的RowHammer和RowPress访问模式引发了更多比特翻转。最后，论文描述并评估了四种缓解ScaleDisturb引起的读取干扰比特翻转的解决方案，并呼吁进行更多研究。

DRAM工艺的持续缩放使得RowHammer漏洞日益严重。JEDEC针对此问题引入了每行激活计数（PRAC）与Alert Back-Off协议作为DDR5的可选特性，但PRAC需要每行计数器单元，带来了面积开销，且每次激活更新计数器会延长DRAM时序参数，导致性能下降。概率性缓解方案（如MINT）通过在周期性缓解窗口内随机选择并缓解行来提供低成本替代方案。MINT在高阈值（≥1000）下有效，但在低阈值下必须提高缓解率以克服“非选择问题”——即被频繁锤击的行可能反复逃避采样。这种固定比例的缓解率缩放即使在无攻击时也会降低有效内存带宽。为克服这一限制，本文提出PrISM，一种基于相交的概率性缓解方法。PrISM利用采样历史队列（SHQ）关联不同窗口内的采样行：每个窗口仅采样少量激活槽，将采样但未缓解的行存入SHQ，当采样行在历史中再次出现时，通过现有的Alert Back-Off协议请求额外缓解。这使得PrISM仅在观察到持久性行活动时才增加缓解，而无需全局提高固定缓解率。在阈值为500时，PrISM仅导致0.2%的平均性能损失，而PRAC为14%。PrISM无需DRAM阵列修改或每行计数器，每个存储体仅需625B SRAM，比先前的安全计数器型内存内防御少一到两个数量级。与MINT相比，PrISM在低阈值下提供更好的可扩展性：在阈值为250时，平均性能损失从10.7%降至1.5%，降低7.1倍。PrISM已在GitHub开源。

本文是一项针对 Rowhammer 漏洞在真实硬件环境中流行程度的大规模研究。研究团队通过开发自动化测量工具，对大量不同型号、不同厂商的 DRAM 模块进行测试，系统性评估了 Rowhammer 现象的发生频率、触发条件以及影响因素。实验覆盖了多种 DRAM 技术和工艺节点，包括 DDR3、DDR4 以及 LPDDR4。研究发现 Rowhammer 在当代 DRAM 中仍然普遍存在，且防护机制（如 TRR）在不同厂商实现中存在显著差异，部分设备对特定攻击模式依然脆弱。论文分析了影响 Rowhammer 易感性的关键参数，如温度、刷新率、内存拓扑等，并提出了改进的测试方法论以提高检测效率。主要贡献包括：首个大规模跨代 DRAM 的 Rowhammer 流行性研究；公开了测试数据集和工具；为内存安全研究和硬件漏洞缓解提供了重要参考依据。

本文提出了一种名为“Memory Band-Aid”的纵深防御方案，旨在缓解Rowhammer攻击。Rowhammer是一种利用DRAM内存单元间电磁干扰的硬件漏洞，攻击者通过密集访问同一内存行（激活行），可能导致相邻行发生位翻转，从而破坏数据完整性或实现权限提升。现有防御措施如目标行刷新（TRR）存在局限性，尤其是随着DRAM工艺尺寸不断缩小，Rowhammer攻击的阈值逐渐降低。Memory Band-Aid方案采用多层防御架构：首先，在系统层面引入随机化内存分配策略，增加攻击者预测目标行的难度；其次，在内存控制器层面增强刷新策略，根据实际访问模式动态调整刷新频率；最后，在操作系统层面集成异常检测机制，监控内存访问模式以识别潜在的Rowhammer行为。实验在多种DRAM模块上进行，结果表明该方案能有效降低位翻转概率，且性能开销小于5%。本文的主要贡献在于提出了一个可实际部署的、原则性的纵深防御框架，并分析了其效果与权衡。适合系统安全研究员、内存控制器设计者及操作系统开发者阅读。