本文对半导体行业正在经历的双重变革——异构2.5D chiplet系统的普及以及将大语言模型（LLM）集成到电子设计自动化（EDA）流程中——进行了统一的安全分析。作者指出，尽管这些范式在良率、模块化、设计生产率等方面带来了前所未有的优势，但也从根本上扩大了硬件攻击面。论文首先从架构、逻辑和物理层面分析了针对chiplet系统（包括用于LLM加速的硬件堆栈）的攻击，然后探讨了针对LLM驱动的EDA管线的多种利用方式。在防御方面，论文回顾了一种强大的chiplet安全防护方法，即利用2.5D分裂制造和有源中介层（active interposers）构建物理隔离的信任根（RoT）架构。对于LLM驱动的EDA管线，论文识别了其原生威胁并综述了最先进的防御技术。最后，论文讨论了LLM系统如何反过来推进现代系统（包括chiplet）的硬件安全研究工作。总体而言，该论文提供了跨chiplet安全和LLM安全两个前沿领域的统一视角，旨在为硬件设计者和安全研究人员提供全面的威胁与防御图景。适合对硬件安全、chiplet架构、EDA智能化以及LLM安全交叉领域感兴趣的读者阅读。

这篇综述论文系统分析了大型语言模型（LLMs）在电子设计自动化（EDA）和硬件安全领域的应用机遇与挑战。随着半导体行业快速发展，LLMs在生成寄存器传输级（RTL）代码、自动化测试台以及弥合高层规范与硅实现之间的语义鸿沟方面展现出前所未有的能力，但同时也引入了严重的安全漏洞。论文围绕EDA综合、硬件信任、安全设计以及教育等关键领域，深入探讨了LLM驱动硬件设计的最新进展。方法论上，涵盖了从推理驱动综合、多智能体漏洞提取到数据污染和对抗性机器学习规避等突破性技术。此外，论文还整合了关键对策的讨论，如动态基准测试以对抗数据记忆，以及激进的红队测试以实现稳健的安全评估。最后，作者总结了跨领域经验教训，为构建安全、可信和自主的设计生态系统提供了未来研究方向。该论文适合硬件安全研究员、EDA工具开发者以及关注LLM在关键基础设施中应用的安全从业者阅读。