本文是一篇关于硬件模糊测试（Hardware Fuzzing）的系统性综述（SoK），旨在系统化梳理当前硬件模糊测试技术在三个主要抽象层次上的研究现状与挑战，这三个层次分别是指令集架构（ISA）、微架构（Microarchitecture）以及寄存器传输级（RTL）。研究从输入刺激质量、变异策略、反馈机制、目标平台、参考模型以及覆盖率等多个关键维度，对现有硬件模糊测试方法进行了全面分析和横向比较。作者发现，不同抽象层次在挑战、目标和设计权衡上存在显著差异：ISA 层更关注指令序列的合法性与语义覆盖；微架构层侧重于触发深层流水线竞争或缓存行为；而 RTL 层则需要在门级或寄存器传输级上快速生成能触发设计缺陷的激励。文中进一步指出现有硬件模糊测试实践中存在的若干尚未满足的需求，包括智能输入生成、可靠且可扩展的黄金参考模型、表达力更强的反馈通道，以及跨层集成能力。基于这些洞察，作者提出了未来研究方向，涵盖混合模糊测试框架、AI 辅助测试生成、可扩展参考模型、标准化评估指标与基准测试，以及将人工引入循环的自动化引导探索与分析。整体目标是为了实现高效、可靠且全面的硬件验证解决方案。本文适合硬件安全研究人员、EDA 工具开发者、芯片验证工程师以及关注硬件供应链安全的蓝队成员阅读，有助于理解硬件模糊测试的技术边界和演进方向。

现代硬件系统由于追求高性能和特定应用功能而日益复杂，引入了大量漏洞和安全关键脆弱性的攻击面。模糊测试作为一种可扩展的缺陷发现方法已得到广泛应用，但现有硬件模糊器存在语义感知有限、测试用例优化效率低、以及依赖慢速设备仿真导致计算开销大等问题。本文提出了GoldenFuzz，一种新型的两阶段硬件模糊测试框架，将测试用例优化与覆盖率和漏洞探索部分解耦。GoldenFuzz利用一个快速且符合ISA的黄金参考模型作为被测设备的数字孪生，首先对GRM进行模糊测试，实现低成本的快速测试用例优化，从而加速对DUT的深度架构探索和漏洞发现。在模糊测试流水线中，GoldenFuzz通过拼接精心选择的指令块迭代构建测试用例，这些指令块平衡了指令间和指令内的细微质量。此外，一种基于高覆盖率和低覆盖率样本洞察的反馈驱动机制进一步增强了GoldenFuzz在硬件状态探索方面的能力。我们在三个RISC-V处理器（RocketChip、BOOM和CVA6）上的评估表明，GoldenFuzz在实现最高覆盖率的同时，测试用例长度和计算开销最小，显著优于现有模糊器。GoldenFuzz发现了所有已知漏洞，并发现了五个新漏洞，其中四个被归类为高严重性（CVSS v3分数超过7/10）。此外，它还在商业BA51-H核心扩展中发现了两个此前未知的漏洞。该论文适合硬件安全研究人员、处理器设计验证工程师以及关注RISC-V生态系统的安全从业者阅读。