#risc-v

共收录 3 条相关安全情报。

← 返回所有主题
👥 作者: Niccolò Lentini, Giorgio Fardo, Stefano Di Carlo, Alessandro Savino

该论文介绍了InjectV,一个基于gem5模拟器的RISC-V平台故障注入攻击框架。故障注入攻击(FIA)通过诱导计算或存储中的恶意故障来破坏系统安全。在硅前开发阶段评估抗攻击能力因物理实验成本高、复杂度大且可用性有限而极具挑战。InjectV提供了一种开发者导向的白盒视角,通过架构级模拟实现系统化的漏洞评估。它在安全关键的执行点(如控制流决策、计数器和比较操作)实现精确、引导式的故障注入,支持对攻击向量的系统探索。当前版本支持寄存器和内存中的瞬态故障攻击,扩展了模拟不同攻击场景的能力。实验基于FISSC套件中的安全基准测试(包括VerifyPIN应用的硬化变体)进行,结果表明InjectV能够有效识别故障注入点,与传统方法相比节省了95.8%的时间。该工作为硬件安全评估提供了低成本、高效率的预硅验证工具。

💡 推荐理由: 为RISC-V硬件安全评估提供了可扩展的模拟框架,降低了故障注入攻击测试的门槛,有助于在芯片设计早期发现漏洞。

🎯 建议动作: 研究跟进

排序因子: 来自 arXiv 其他板块 (+2) | Community 数据源 (+1) | LLM 评分加成 (+0.5)
👥 作者: Zihui Guo, Miaomiao Yuan, Yanqi Yang, Liwei Chen, Gang Shi, Dan Meng 0002

本文针对当前CPU模糊测试中测试用例多样性不足的问题展开研究。作者分析现有主流CPU Fuzzer(如DifuzzRTL、Cascade等)后发现,其写入回数据(write-back data)存在高度重复且操作码分布不均,导致对CPU架构状态的探索不充分。为此,提出DiveFuzz框架,通过运行时精细控制指令的操作数,并结合上下文语义关联,生成具有多样化写入回数据和语义关联的指令流。此外,DiveFuzz引入一种新颖的变异器,可监控模糊测试过程以动态调整操作码分布,并准确消除误报。实验在五个常用覆盖率指标上评估,DiveFuzz相比DifuzzRTL和Cascade分别实现204倍和114倍的覆盖率加速。在XiangShan、CVA6、Rocket和NutShell四款知名开源RISC-V CPU上测试,共发现26个新bug,其中15个已分配CVE编号。本文方法显著提升了CPU模糊测试的指令多样性,对硬件安全测试领域具有重要参考价值。

💡 推荐理由: 首次从操作码分布和写入回数据多样性两个维度系统优化CPU模糊测试,显著提升覆盖率并发现大量真实漏洞,对RISC-V生态安全建设有直接推动作用。

🎯 建议动作: 研究跟进

排序因子: 来自网络安全顶级会议 (+8) | 命中热门研究主题 (+2) | Community 数据源 (+1) | LLM 评分加成 (+0.5)
推荐 11.5
Conf: 50%
👥 作者: Lichao Wu, Mohamadreza Rostami, Huimin Li 0004, Nikhilesh Singh, Ahmad-Reza Sadeghi

现代硬件系统由于追求高性能和特定应用功能而日益复杂,引入了大量漏洞和安全关键脆弱性的攻击面。模糊测试作为一种可扩展的缺陷发现方法已得到广泛应用,但现有硬件模糊器存在语义感知有限、测试用例优化效率低、以及依赖慢速设备仿真导致计算开销大等问题。本文提出了GoldenFuzz,一种新型的两阶段硬件模糊测试框架,将测试用例优化与覆盖率和漏洞探索部分解耦。GoldenFuzz利用一个快速且符合ISA的黄金参考模型作为被测设备的数字孪生,首先对GRM进行模糊测试,实现低成本的快速测试用例优化,从而加速对DUT的深度架构探索和漏洞发现。在模糊测试流水线中,GoldenFuzz通过拼接精心选择的指令块迭代构建测试用例,这些指令块平衡了指令间和指令内的细微质量。此外,一种基于高覆盖率和低覆盖率样本洞察的反馈驱动机制进一步增强了GoldenFuzz在硬件状态探索方面的能力。我们在三个RISC-V处理器(RocketChip、BOOM和CVA6)上的评估表明,GoldenFuzz在实现最高覆盖率的同时,测试用例长度和计算开销最小,显著优于现有模糊器。GoldenFuzz发现了所有已知漏洞,并发现了五个新漏洞,其中四个被归类为高严重性(CVSS v3分数超过7/10)。此外,它还在商业BA51-H核心扩展中发现了两个此前未知的漏洞。该论文适合硬件安全研究人员、处理器设计验证工程师以及关注RISC-V生态系统的安全从业者阅读。

💡 推荐理由: 硬件漏洞难以发现且影响深远,GoldenFuzz通过创新的两阶段模糊测试框架,显著提升了RISC-V处理器中漏洞的发现效率,有助于在芯片流片前消除安全隐患,对硬件供应链安全具有重要意义。

🎯 建议动作: 研究跟进

排序因子: 来自网络安全顶级会议 (+8) | 命中热门研究主题 (+2) | Community 数据源 (+1) | LLM 评分加成 (+0.5)