本文提出一种基于二进制环学习错误（Ring Learning With Errors, RLWE）算法的逻辑锁定方案，并将其实现在RISC-V系统级芯片（SoC）设计中。与传统的逻辑锁定方法需要向用户提供原始锁定参数不同，本方案通过同态加密技术保护特权切换过程中的关键逻辑路径，从而避免敏感参数直接暴露。具体而言，该方案在SoC的硬件层面实现了一个锁定模块，该模块负责在特权模式切换时对关键控制信号进行加密验证。实验结果表明，该锁定模块消耗了3519个查找表（LUT）和2645个寄存器，相对于基线系统，整体面积开销为6.0%的LUT和6.9%的寄存器。解锁过程大约需要2.6微秒，带来中度性能影响，主要影响系统级操作，而对用户级计算效率的影响较小。本研究的主要贡献在于提出了一种结合同态加密与逻辑锁定的新型硬件IP保护方法，能够在确保安全性的同时控制开销，适用于对安全性要求较高的嵌入式系统与物联网设备。该技术为SoC设计中的硬件安全防护提供了一种新思路，尤其适合需要保护特权边界和敏感逻辑的场景。对于硬件设计人员和安全研究人员，该论文提供了详细的实现细节和性能评估数据，有助于理解同态加密在硬件防护中的实际应用潜力。

本文针对受信执行环境（TEE）中严格内存模型导致的性能瓶颈问题，提出了一种新的内存模型——Elasticlave。传统TEE（如Intel SGX）采用空间隔离模型，强制enclave之间不能共享内存，导致数据拷贝开销巨大，性能降低1-2个数量级。Elasticlave允许enclave选择性地、临时地与其它enclave乃至操作系统共享内存，从而消除昂贵的数据拷贝操作，同时仍能保持与空间隔离模型相当的应用所需安全性。作者在基于RTL设计的周期级RISC-V核上实现了Elasticlave原型，实验表明，在相同处理器配置下，相比空间隔离模型可获得1-2个数量级的性能提升。Elasticlave的可信计算基（TCB）很小，其性能特性和硬件面积开销随所支持的共享内存区域数量扩展良好。该研究为TEE内存模型设计提供了新思路，适合系统安全与硬件架构领域的研究人员阅读。

本文提出了一种名为HORCRUX的紧凑型RISC-V扩展，用于支持后量子密码学（PQC）。该扩展提供统一的指令集扩展（ISE），支持所有NIST批准的PQC算法（如ML-KEM、ML-DSA、SLH-DSA、HQC和Falcon）。HORCRUX旨在解决受限环境中密码敏捷性、高性能和低资源消耗之间的折中问题，这是通常仅关注有限PQC子集的硬件扩展所缺乏的。通过针对共享内核（如哈希、格和编码基元），该扩展引入了新的RISC-V指令，并由一个资源高效的紧耦合协处理器执行。架构针对具有严格能源预算和面积限制的嵌入式系统进行了优化。在Zynq UltraScale+ FPGA上的实验评估显示，对于基于哈希的方案加速比达129倍，基于格的方案达9倍，基于编码的方案达27倍，而额外资源开销少于21k LUT和4.4k FF。此外，还报告了65 nm CMOS工艺的综合后ASIC结果，以及严格的功耗表征，以验证架构的能效。该扩展的模块化结构保持了与标准RISC-V内核的后向兼容性，为在受限嵌入式系统上部署PQC提供了可扩展的解决方案。

该论文提出 CryptoBap，一个用于验证加密协议二进制代码安全属性的平台。研究背景是：现实中的加密协议实现可能因编译器优化、平台差异或编程错误而引入安全漏洞，而传统的形式化验证方法通常针对高级语言或协议规范，难以直接分析编译后的机器码。核心问题是如何在二进制层面自动验证协议的弱保密性和认证属性。方法上，CryptoBap 首先将 ARMv8 和 RISC-V 架构的协议二进制代码反编译为中间表示（IR），然后执行密码感知的符号执行，自动提取覆盖所有执行路径的协议模型。符号执行过程支持间接跳转解析和基于循环总结技术的有限循环处理，完全自动化。提取的模型通过第三方工具链转换为 ProVerif 或 CryptoVerif 可接受的输入格式，从而利用这些成熟的自动验证器完成安全属性证明。论文证明了该方法的可靠性（soundness），并通过多个案例验证了平台的有效性，包括玩具示例以及真实协议 TinySSH（SSH 实现）和 WireGuard（现代 VPN 协议）。实验结果表明，CryptoBap 能够成功提取协议模型并验证安全属性，且运行效率可接受。该工作的主要贡献在于：1）首个结合二进制翻译、密码感知符号执行和自动验证器链的集成平台；2）针对 ARMv8 和 RISC-V 指令集的支持；3）对真实世界协议的成功验证。适合的研究读者包括形式化验证、二进制分析、加密协议实现安全性领域的研究人员。

本文提出嵌入式区块链基础设施管理（eBIM）概念，这是一种基于RISC-V开放指令集架构的软硬件协同设计框架，旨在解决当前区块链基础设施管理中的信任、灵活性和数据主权问题。传统区块链即服务（BaaS）模型将基础设施控制权外包给第三方服务商，导致系统性地丧失信任、灵活性和数据主权。RISC-V因其开放、模块化、可扩展的特性，为区块链提供了一种开放、底层、可编译、可验证且可扩展的通用计算基础。受eSIM（嵌入式SIM）发展和特性的启发，eBIM被定义为一种面向区块链基础设施管理的软硬件协同范式。本文对支撑eBIM的研究和技术进行了全面综述，回答了三个研究问题：什么是eBIM？eBIM如何工作？eBIM能做什么？通过引入eBIM概念，本文为研究人员、硬件架构师和协议设计者在这一快速发展的领域建立了基础参考，涵盖密码学加速、可信执行环境、零知识虚拟机以及智能合约执行引擎等方向。最后，本文指出了eBIM的前景和未来研究方向。

该论文提出了CURE，一种新型的安全架构，旨在解决现有可信执行环境（TEE）解决方案的三大设计缺陷：1）现有TEE采用“一刀切”的方式仅提供单一飞地类型，而不同服务需要灵活的飞地以适应其需求；2）现有TEE无法有效支持新兴应用（如机器学习即服务），这些应用需要与外设（如加速器）的安全通道或多个核的计算能力；3）对缓存侧信道攻击的保护要么是事后补丁要么不切实际，缺乏缓存资源与单个飞地之间的细粒度映射。CURE通过提供三种不同类型的飞地来解决这些问题：子空间飞地提供所有执行特权级别的垂直隔离，用户空间飞地为非特权应用提供隔离执行，自包含飞地允许跨多个特权级别的隔离执行环境。此外，CURE支持将系统资源（如外设、CPU核心或缓存资源）独占分配给单个飞地。CURE仅需最小的硬件改动，同时显著提升了硬件辅助安全架构的技术水平。作者在基于RISC-V的SoC上实现了CURE，并通过硬件开销和性能开销进行了全面评估，标准基准测试的几何平均性能开销为15.33%。

本文提出 DiveFuzz，一种通过多样性指令构造来增强 CPU fuzzing 的方法。在 CPU fuzzing 中，全面探索架构状态类似于生成多样化的测试用例，这需要合理的操作码分布以及指令执行结果（通常通过写回数据衡量）的多样性。然而，作者对现有最先进 CPU fuzzer（如 DifuzzRTL、Cascade）的分析发现，它们在 fuzzing 过程中存在写回数据高度重复和操作码分布不平衡的问题。DiveFuzz 通过运行时精细控制指令的操作数并结合上下文语义关联，生成具有多样化写回数据和语义关联的指令流。此外，DiveFuzz 引入了一种新颖的变异器，能够监控 fuzzing 过程以动态调整操作码分布，并准确消除误报。实验使用五种常见的覆盖率指标评估，在达到相同覆盖率时，DiveFuzz 的速度比 DifuzzRTL 快 204 倍，比 Cascade 快 114 倍。在四个开源 RISC-V CPU（香山、CVA6、Rocket、NutShell）上测试，共发现 26 个新 bug，其中 15 个已分配 CVE 编号。该工作主要贡献在于：1) 揭示现有 CPU fuzzer 在指令多样性方面的不足；2) 提出通过操作数控制提升写回数据多样性的方法；3) 设计自适应变异器优化操作码分布；4) 在真实硬件上发现大量新漏洞。本文适合硬件安全测试工程师、CPU 设计验证人员以及 fuzzing 技术研究者阅读。

该论文介绍了InjectV，一个基于gem5模拟器的RISC-V平台故障注入攻击框架。故障注入攻击（FIA）通过诱导计算或存储中的恶意故障来破坏系统安全。在硅前开发阶段评估抗攻击能力因物理实验成本高、复杂度大且可用性有限而极具挑战。InjectV提供了一种开发者导向的白盒视角，通过架构级模拟实现系统化的漏洞评估。它在安全关键的执行点（如控制流决策、计数器和比较操作）实现精确、引导式的故障注入，支持对攻击向量的系统探索。当前版本支持寄存器和内存中的瞬态故障攻击，扩展了模拟不同攻击场景的能力。实验基于FISSC套件中的安全基准测试（包括VerifyPIN应用的硬化变体）进行，结果表明InjectV能够有效识别故障注入点，与传统方法相比节省了95.8%的时间。该工作为硬件安全评估提供了低成本、高效率的预硅验证工具。

现代硬件系统由于追求高性能和特定应用功能而日益复杂，引入了大量漏洞和安全关键脆弱性的攻击面。模糊测试作为一种可扩展的缺陷发现方法已得到广泛应用，但现有硬件模糊器存在语义感知有限、测试用例优化效率低、以及依赖慢速设备仿真导致计算开销大等问题。本文提出了GoldenFuzz，一种新型的两阶段硬件模糊测试框架，将测试用例优化与覆盖率和漏洞探索部分解耦。GoldenFuzz利用一个快速且符合ISA的黄金参考模型作为被测设备的数字孪生，首先对GRM进行模糊测试，实现低成本的快速测试用例优化，从而加速对DUT的深度架构探索和漏洞发现。在模糊测试流水线中，GoldenFuzz通过拼接精心选择的指令块迭代构建测试用例，这些指令块平衡了指令间和指令内的细微质量。此外，一种基于高覆盖率和低覆盖率样本洞察的反馈驱动机制进一步增强了GoldenFuzz在硬件状态探索方面的能力。我们在三个RISC-V处理器（RocketChip、BOOM和CVA6）上的评估表明，GoldenFuzz在实现最高覆盖率的同时，测试用例长度和计算开销最小，显著优于现有模糊器。GoldenFuzz发现了所有已知漏洞，并发现了五个新漏洞，其中四个被归类为高严重性（CVSS v3分数超过7/10）。此外，它还在商业BA51-H核心扩展中发现了两个此前未知的漏洞。该论文适合硬件安全研究人员、处理器设计验证工程师以及关注RISC-V生态系统的安全从业者阅读。