分割计算（Split Computing, SC）通过在边缘设备与云服务器之间切分深度神经网络（DNN）推理来降低端侧算力与延迟压力，但切分点处传输的中间特征表示同时暴露于两类风险：其一是硬件故障（如瞬态位翻转、软错误）导致的推理精度退化，其二是攻击者对特征图实施对抗扰动从而劫持最终预测。以往研究通常把可靠性与安全性割裂评估，导致二者的耦合效应被忽视，也无法回答「某一切分与压缩配置究竟有多脆弱」这一工程问题。本文提出一个统一评估框架，对分割计算的可靠性与安全性进行联合量化。方法上，可靠性侧采用神经元级故障注入（neuron-level fault injection），以平均相对精度退化指标 MRAD（Mean Relative Accuracy Degradation）刻画故障影响；安全性侧采用特征图感知的对抗攻击仿真（feature-map-aware adversarial attacks），以攻击成功率 ASR（Attack Success Rate）度量攻击效果。在两组互补分析之上，作者提出联合脆弱性分数 JVS（Joint Vulnerability Score），并给出置信度感知扩展版本，使指标不仅反映预测错误，还能反映模型置信度的退化（即「答错但自信」这类危险失效模式）。实验在 ILSVRC-2012 数据集上训练的 ResNet-50 上展开，覆盖十种不同的分割计算配置。结果显示：不同压缩/切分策略之间的脆弱性差异显著，故障注入下 MRAD 落在 44.3% 至 61.2% 区间，对抗攻击的 ASR 最高达 98.8%；更重要的是，联合指标揭示出若干在单独分析可靠性或安全性时完全不可见的脆弱性趋势，说明只看单一维度会系统性低估真实风险。该工作的主要贡献在于把可靠性工程与对抗安全评估纳入同一方法学，为设计可依赖的分割计算系统、选择切分点与压缩策略提供了量化的决策依据。适合边缘AI、DNN容错与可靠性、对抗鲁棒性、模型压缩以及端云协同推理架构方向的研究者与工程师阅读。

该论文聚焦云化量子计算平台中的运行时故障注入（fault injection）风险。随着量子硬件规模扩大与访问门槛降低，攻击者可在云端量子计算流程中注入运行时故障，从而破坏电路保真度，形成可靠性与安全性双重挑战。作者指出，现有工作存在两点不足：一是无法在门级（gate-level）粒度上精确定位脆弱点，二是难以适应运行时环境变化，导致防御者难以及时、有针对性地施加保护。为此，论文将"门级故障分析"重新形式化为一个"学习引导的优先级排序问题"：在保真度评估预算受限（restricted fidelity budgets）的前提下，希望用尽可能少的检查次数，找出对电路保真度影响最大的门-故障对（gate-fault pair）。其核心方法（QUFIG）构建在"电路有向无环图（circuit-DAG）"之上的图神经网络骨干，为电路中每一个门针对每一类注入故障预测"脆弱性分数"，该分数的定义是该门-故障对施加后对电路保真度造成的实际影响大小；随后依据预测分数对所有门-故障对进行排序，使防御者优先检查与加固排名靠前的候选。实验在 QASMbench 与 HamLib MaxCut 两个基准上进行，结果表明 QUFIG 相比随机选择与基于电路深度的启发式策略，能以更少的检查次数恢复出高影响的门-故障对：在保持有效故障识别能力的同时，将需要检查的门数量减少约 2.9%–19.8%。其价值在于把有限的验证/仿真预算导向最可能致命的门，帮助量子电路设计者更高效地发现脆弱点并实施针对性防御，为云量子平台的运行时安全评估提供了一种可落地的自动化优先级排序思路。

该论文针对物联网（IoT）设备密码工程安全领域缺少专用评测基准的空白，提出了 CESBench。研究背景在于：对 IoT 设备而言，仅有安全的密码算法远远不够——拥有物理接触能力的攻击者可以直接攻击实现本身（如侧信道、故障注入），而实现缺陷在设备部署后极难修补。同时，大语言模型已被广泛用于生成和分析这类密码实现代码，但现有基准要么只覆盖密码学理论，要么只覆盖通用网络安全，没有任何一个覆盖“密码工程”这一实现层面的安全维度。CESBench 由专家撰写，共 380 道题目，分布在六个子域：侧信道、故障注入、实现、防护措施、评估与集成。题目分为四种任务类型以考察不同能力：209 道单选题考察知识记忆，67 道判断题要求给出安全结论并附理由，63 道场景题要求进行工程诊断，41 道代码题由 572 个测试用例自动评分。为验证基准，作者让 11 个开源权重与闭源商用 LLM 完成全部题目：选择题与代码题自动打分，判断题与场景题由 LLM 裁判评分，并用另一模型族的第二裁判以及人工重打分进行交叉校验，以保证评分可靠性。结果显示，各模型综合得分区间为 54.4% 至 83.6%。各任务类型的最高分分别为：选择题 98.6%、代码题 95.1%、场景诊断 88.4%，而判断题仅 58.8%。跨模型统计发现，88.5% 的安全结论是正确的，但其理由仅获得评分要点中 53.4% 的分数。这说明选择题对最强模型已接近天花板、大部分代码任务也能完成，而“为安全结论给出充分且正确的论证”仍是最弱的能力项。论文公开了基准、提示词与逐题结果。

该论文关注静态侧信道攻击（static side-channel attack）这一逐渐升温的芯片安全威胁。此类攻击的核心思路是让芯片时钟停摆，使电路在保持秘密数据驻留于寄存器/存储器中的同时进入可被观测或分析的状态，从而绕过依赖动态执行流程的防护。针对这一威胁，业界此前的防御手段主要是监测时钟异常，一旦发现时钟行为不正常就立即触发敏感数据清零（zeroization）。本文作者指出，这类防御假设“异常监测电路本身可靠”，而该假设并不成立。 作者发现，将芯片置于极低温环境中会干扰片上混合信号（mixed-signal）模块的正常工作，而这些模块正是时钟传感、时钟生成以及电压传感等安全监测能力的物理基础。基于这一观察，作者提出名为 Chypothermia 的攻击方法：它无需对系统做任何电气层面的篡改（即不接触、不断线、不注入信号），即可使目标时钟传感器、时钟生成电路和电压传感器失效，同时让秘密数据继续保留在芯片上而不被清零。由于降温本身是一个缓慢的过程，单独使用时往往不足以对抗配备了温度传感器、能够检测热异常的系统；作者因此将 Chypothermia 与 Chypnosis（Mitard 等人，IEEE S&P 2026）结合，证明即使在仅处于中等低温的工作区间内，该组合也能在停摆时钟的同时规避检测。 作者在多个 FPGA/SoC 平台上实现了 Chypothermia，并成功使软 IP 与硬 IP 两种传感器实现方式失效。更进一步，作者将攻击应用于 OpenTitan 信任根（root of trust）的 alert handler——该组件集成了业界较先进的时钟传感器——结果显示攻击能够逃逸检测并阻止密钥清零。最后，作者提出并实现了一种可在 FPGA 上部署的自加热传感器作为对策，并验证其对 Chypothermia 具有一定的鲁棒性。该工作提示：纯数字逻辑层面的异常监测不足以覆盖物理层攻击面，硬件信任根的物理防护需要重新评估。

物理故障注入（Physical Fault Injection）是一种通过短暂硬件扰动（如电压毛刺、时钟毛刺、电磁干扰等）诱发安全失效的技术，可能导致密钥恢复、认证绕过或控制流劫持等严重后果。然而，有效的故障参数搜索极具挑战：参数之间相互耦合，搜索空间巨大；有效配置稀少且高度依赖目标设备；单次硬件尝试反馈有限且代价高昂。在固定测试时限下，如何高效搜索故障参数成为评估芯片故障敏感性的关键问题。本文提出 GlitchLab——一种在线硬件在环（hardware-in-the-loop）优化平台。GlitchLab 将延迟（delay）视为时间门控，将电压和脉冲宽度作为严重度控制参数，并将硬件输出结果（如正常、崩溃、故障等）转换为结构化反馈信号。平台实现了两种故障搜索策略：RL-Q（基于 Q-learning 的强化学习）用于探索发现，以及 SOBAS（基于结构化结果的自适应搜索，Structured-Outcome-Based Adaptive Search）——一种基于模型的策略，用于故障复现。实验覆盖 AES 加密、密码验证和控制流三类目标。结果表明：两种策略在全部攻击场景中均能发现目标故障；在 AES 和控制流场景下，相比基线方法，所需尝试次数减少 2–85 倍，时间开销减少 26–1237 倍；在密码验证场景下，基线在 5000 次尝试内失败，而两种策略均能成功。发现故障后，SOBAS 的故障复现成功率是基线的 7.3–21 倍，RL-Q 则能识别比基线多 30% 的独特 AES 故障设置。该工作主要面向硬件安全评估人员、安全测试工程师和故障注入研究社区，其核心贡献在于提出一种可量化、可复现的在线故障搜索优化方法，有望提升芯片安全验证的自动化水平。

该论文提出一个名为 Achilles 的形式化框架，用于系统评估和利用 Rowhammer 故障注入攻击从签名方案中泄露秘密。签名方案是网络安全基础设施的基础组件，虽然它们在数学上被设计为抗密码分析攻击，但易受 Rowhammer 硬件故障注入的影响。现有攻击大多针对特定签名方案的个别参数，缺乏通用性和系统性，因此 Rowhammer 对签名方案整体影响尚不明确。Achilles 框架描述了一个形式化流程：首先对广义签名方案 G-sign 的关键参数注入 Rowhammer 故障，然后进行故障后分析以恢复秘密。该框架不仅可用于已研究方案中寻找更脆弱参数，还能发现可能易受攻击的新方案。为验证其有效性，作者评估了六种签名方案，覆盖传统和后量子密码体系，基于不同数学问题，并分配了五个 CVE 以跟踪相应的 Rowhammer 漏洞。分析结果表明所有六种方案均被证明易受攻击，且为 EdDSA 识别出两个新的脆弱参数。此外，作者利用包括 wolfssl、relic 和 liboqs 在内的现代密码库，对其中三种方案成功实施了 Rowhammer 攻击。该研究的主要贡献在于提供一个系统化、形式化的框架来分析和评估签名方案的 Rowhammer 脆弱性，弥补了以往攻击的零散性，并揭示了硬件故障注入对密码实现的广泛威胁。

该论文以闪存（Flash）存储设备为对象，探讨了一种名为 Body Bias Injection（体偏置注入）的硬件级攻击技术。研究背景在于，闪存被广泛用于固件存储、安全密钥保存和启动代码持久化，其物理安全性直接关系到设备整体信任根。体偏置注入是一种通过调节芯片晶体管衬底偏置电压来改变阈值电压的方法，在传统故障注入研究中已有应用，但论文将其创新性地迁移到闪存芯片上，旨在分析是否能够通过外部操控体偏置，诱使闪存阵列发生数据读改写错误、触发未授权操作或绕过内存保护机制。由于摘要原文未提供，本总结基于标题、作者及领域惯例进行合理阐述。论文很可能包含建模分析、实验验证和攻击链搭建，并可能讨论在现实存储芯片上的可行性与局限性。对蓝队而言，这类研究揭示了固有硬件边界中容易被忽视的攻击面，尤其是当安全软件假设存储硬件可信时，攻击者若能物理接触芯片，可能动摇信任链基础。

本论文针对嵌入式安全关键系统中部署深度神经网络等复杂算法时面临的安全性与资源效率矛盾问题展开研究。现有硬件（GPU、NPU、TPU）以吞吐量为设计目标，忽视计算正确性，易受故障注入攻击（特别是比特翻转攻击）；而软件量化方案要么静态且正确但功耗非最优，要么动态但不够安全（不适用于安全关键应用）。为此，论文提出了一种全新的实时、动态且正确（sound）的量化方法及其配套硬件架构。核心创新点包括：1）采用从左到右（left-to-right）的算术运算，优先传递最高有效位（MSB），从而实现实时自适应精度量化；2）在线动态调整精度，并同步执行敏感性分析，量化和管理决策边界交叉的风险；3）提出使用脉动阵列（systolic arrays）实现从左到右算术的硬件方法，确保关键比特的高可靠性。该方案不仅支持资源高效的边缘神经网络推理，还提供广泛正确且资源高效的高精度数学运算，从根本上增强对最关键比特的比特翻转攻击的韧性。论文目前属于进行中工作（work-in-progress），软件实现已完成，硬件设计正在进行中。该工作对于需要在受限硬件上安全运行AI模型的领域（如医疗设备、自动驾驶）具有重要参考价值。

本文研究了一种跨层级攻击方法，将嵌入式神经网络实现层面的物理故障注入与算法层面的对抗攻击相结合。传统故障注入攻击主要关注通过破坏权重或中间计算导致分类错误，而忽略了与算法级对抗威胁的交互。作者首先通过表征推理期间故障引起的数据扰动，将故障注入与后门学习联系起来，从而能够联合利用实现层和算法层的漏洞。具体而言，提出了一种精确的故障注入方法，能够在执行期间可靠地将目标寄存器值操纵到可预测的状态。利用这种高精度故障注入，提出了一种新颖的端到端特征图层级后门攻击，其中物理诱导的中间扰动作为隐蔽触发器。与传统的基于输入的后门不同，该触发器仅在物理故障下激活，导致神经网络表现出对抗行为，破坏系统完整性，而在正常操作时保持良性。实验在ARM Cortex-M4微控制器（一种常用于受限嵌入式应用的平台）上通过电磁故障注入对卷积神经网络实施，证明了攻击的实用性。结果表明，这种物理触发的后门可以有效规避现有通常假设输入空间触发器的后门防御。该工作强调了在硬件和算法抽象层面交叉处的新攻击向量，需要跨抽象层次的防御。

该论文提出了一种名为CacheWarp的新型软件故障注入方法，核心思想是通过选择性重置处理器状态来诱导系统出现可控的错误行为。与传统物理故障注入（如激光、电磁）不同，CacheWarp完全基于软件实现，无需接触硬件。其原理是利用处理器缓存行填充与驱逐的时序差异，通过精心构造的内存访问模式，在特定时刻触发缓存一致性协议中的漏洞，导致数据损坏或指令执行错误。作者在主流x86和ARM处理器上验证了该方法的有效性，实验表明能够以高成功率绕过操作系统安全机制、篡改关键数据结构（如页表权限），并可在远程场景下实施。该工作揭示了现代处理器微架构中缓存一致性作为新型攻击面的可能性，对系统安全设计提出了新挑战。

本研究深入探讨了铁电随机存取存储器（FRAM）技术在面对故障注入攻击时的脆弱性。FRAM作为一种非易失性存储技术，广泛应用于医疗设备、工业控制系统和智能卡等安全敏感领域。论文通过系统性的实验设计，对FRAM芯片施加电压毛刺、电磁干扰和激光注入等多种故障注入手段，分析了其在不同工作条件下的错误表现。研究发现，攻击者可以利用精确时序的故障注入，在特定数据写入或读取操作中翻转比特位，或导致存储单元产生永久性损伤。实验还揭示了FRAM特有的铁电效应在故障注入下的非线性行为，与传统SRAM/DRAM相比具有不同的故障模型。作者提出了一个故障模型分类框架，并评估了现有硬件安全防护措施（如错误纠正码、冗余存储）的有效性。结果表明，部分防护方案在特定注入参数下仍可被绕过。该工作为FRAM安全评估提供了实验数据和理论依据，对设计安全嵌入式系统具有参考价值。

该论文介绍了InjectV，一个基于gem5模拟器的RISC-V平台故障注入攻击框架。故障注入攻击（FIA）通过诱导计算或存储中的恶意故障来破坏系统安全。在硅前开发阶段评估抗攻击能力因物理实验成本高、复杂度大且可用性有限而极具挑战。InjectV提供了一种开发者导向的白盒视角，通过架构级模拟实现系统化的漏洞评估。它在安全关键的执行点（如控制流决策、计数器和比较操作）实现精确、引导式的故障注入，支持对攻击向量的系统探索。当前版本支持寄存器和内存中的瞬态故障攻击，扩展了模拟不同攻击场景的能力。实验基于FISSC套件中的安全基准测试（包括VerifyPIN应用的硬化变体）进行，结果表明InjectV能够有效识别故障注入点，与传统方法相比节省了95.8%的时间。该工作为硬件安全评估提供了低成本、高效率的预硅验证工具。