该论文针对现代系统级芯片（SoC）中硬件木马（HT）检测的可扩展性问题提出了一种新颖方法。由于SoC包含数亿至数百亿门电路，现有HT检测方法因规模庞大而不可行。作者将平铺的门级网表建模为以与-逆变图（AIG）表示的布尔网络，其中所有内部节点均为二输入与门，逆变位于边上。每个有向连接在知识图谱嵌入（KGE）框架中表示为三元组，生成紧凑且大小恒定的节点表示，保留多跳结构上下文。AIG的有界扇入和统一语义确保训练和推理复杂度与边数呈线性关系，解决了HT检测的主要可扩展性瓶颈。跨深层数据路径的符号化学习使模型能够区分电路结构与罕见且功能不一致的连接，这些连接表示潜在的木马触发器和负载。在大规模SoC基准测试上的实验表明，木马节点与良性节点在几何上清晰分离，且方法具有实际可扩展性。