该论文针对开源 RISC-V 处理器中微架构侧信道的信息泄露问题，提出了一种自动化合成泄漏合约（leakage contracts）的方法。泄漏合约是近期提出的、用于指令集架构（ISA）层面的安全抽象，旨在精确刻画处理器通过微架构侧信道可能泄露的信息。然而，为给定处理器手工构造既健全（sound）又精确（precise）的泄漏合约极具挑战性，需要深入理解微架构优化（如缓存、流水线、分支预测等）引入的时序侧信道，且过程耗时且易出错。论文的核心贡献在于提出一种系统化的合成方法，能够自动从处理器的硬件设计（如 RTL 实现）中生成满足健全性和精确性要求的泄漏合约，从而避免手工推导的错误和低效。该方法有望与现有的合约验证工具链结合，形成从合约生成到验证的完整流程，为处理器安全验证提供自动化支撑。该研究面向硬件安全、形式化验证以及微架构侧信道分析领域的研究人员和工程师，尤其适用于 RISC-V 开源处理器生态的安全评估。由于该论文目前仅有摘要，具体技术细节和实验评估尚未公开，其实际效果和适用范围有待进一步验证。

该论文针对现代CPU微架构侧信道泄露信息的安全问题，提出了一种自动提取指令级泄露契约的方法。泄露契约是一种ISA级别的安全抽象，为安全CPU编程提供基础。由于当前微架构的复杂性，手动设计泄露契约需要大量人工工作，因此现代CPU缺乏专用的泄露契约。作者提出了一种最小人工干预的方法，为x86和ARM等主流CPU架构提取指令级泄露契约，并实现了首个无模板自动合成工具malcos。实验表明，malcos合成的契约在合成过程中观察到的泄露方面是精确和可靠的，证明了从黑盒CPU学习泄露契约的可行性。该方法的关键在于无需CPU内部设计细节，仅通过黑盒观察即可自动生成安全契约。