SoK: You Find What You Seek: Rethinking Oracles, Guidance, and Input Generation in Hardware Fuzzing
本论文是一篇针对硬件模糊测试(hardware fuzzing)的系统化知识综述(SoK)。作者指出,硬件模糊测试虽已成为安全验证研究中的活跃方向,但其工业界落地仍处于早期阶段,研究结论与实际部署之间存在明显断层。为厘清这一差距,论文系统考
#RTL
共收录 9 条相关情报。
← 返回所有主题SLED-IFV: Solver-Validated LLM-Guided Decomposition for Scalable Hardware Information-Flow Verification
该论文聚焦于硬件形式化信息流验证（Information-Flow Verification, IFV）在真实 RTL 上难以扩展的问题。IFV 能为「无秘密依赖的时序与控制行为」提供强保证，但在实际设计中，证明往往因求解器规模爆炸而超时。
Efficient Hardware Information-Flow Tracking for Pre-Silicon Security Testing
硬件在设计制造之前通常通过寄存器传输级（RTL）仿真进行验证。为了测试与安全相关的信息流属性（如机密性和完整性），可以在设计中自动添加污点逻辑来跟踪信息如何流动。然而，最先进的污点逻辑仪器（如CellIFT）使基于仿真的测试开销过高：在Me
Unsaid, Unsafe? Implicit Security Obligations in LLM-Based RTL Code Generation
该论文针对大语言模型（LLM）生成的寄存器传输级（RTL）代码的安全性展开研究。与软件代码不同，RTL 代码一旦流片（tape-out）到硅片上便无法修补安全漏洞，因此其安全性至关重要。现有研究主要关注 LLM 生成软件代码的安全问题，而
RTLGuard: A Lightweight Teacher-Student Defense for Poisoned RTL Code Generation Models
随着大语言模型（LLM）在硬件设计领域的应用，寄存器传输级（RTL）代码的自动化生成成为趋势，设计者可以利用LLM将高层级规范转换为可综合的硬件描述。然而，这类模型通常基于第三方预训练模型进行微调，其训练数据和适配过程不透明，导致供应链中存
SoK: ARCUS: On the Efficiency and Efficacy of Hardware Fuzzing
本文是一篇关于硬件模糊测试（Hardware Fuzzing）的系统性综述（SoK），旨在系统化梳理当前硬件模糊测试技术在三个主要抽象层次上的研究现状与挑战，这三个层次分别是指令集架构（ISA）、微架构（Microarchitecture）
CWEEP: A Lexical Static Analysis Framework for CWE Early Prevention
随着硬件层成为攻击者的重点目标，硬件安全验证技术的改进需求日益迫切。现有最先进的安全验证技术通常需要具备安全专业知识的人员投入大量手动工作，且缺乏标准方法来定位寄存器传输级（RTL）代码中缺陷的具体位置。本文提出 CWEEP，一种用于检测
CHARGE: Leveraging CWE Hierarchies for Hardware Security SystemVerilog Assertion Generation
本文提出 CHARGE，一个面向硬件安全验证的自动化框架，利用 CWE（Common Weakness Enumeration）层次结构和大型语言模型（LLM）为未经验证的 RTL（寄存器传输级）模块自动生成安全属性（SystemVeril
SafeTune: Mitigating Data Poisoning in LLM Fine-Tuning for RTL Code Generation
随着大语言模型（LLM）越来越多地被微调用于硬件任务（如寄存器传输级（RTL）代码生成），高质量数据集的稀缺性常常导致使用快速组装或生成的数据。这些数据集缺乏安全验证，极易受到数据投毒攻击，使得模型生成语法正确但存在安全漏洞的硬件模块，绕过