AutoTrans: AI-Assisted Automatic Translation of Security Assertions for RISC-V Processors
该论文聚焦 RISC-V 处理器硬件安全验证中的一大效率瓶颈:把一组已在某个处理器目标上通过验证的安全断言(security assertions)复用到另一个 RISC-V 核上。这一过程目前主要依靠人工完成,单条断言的翻译往往要耗费数小
共收录 1 条相关情报。
← 返回所有主题该论文聚焦 RISC-V 处理器硬件安全验证中的一大效率瓶颈:把一组已在某个处理器目标上通过验证的安全断言(security assertions)复用到另一个 RISC-V 核上。这一过程目前主要依靠人工完成,单条断言的翻译往往要耗费数小