RowHammer 是一种因 DRAM 单元间的电荷泄漏导致比特翻转的硬件漏洞，随着工艺微缩，该问题日益严重。现有研究多依赖真实硬件实验或缺乏系统级建模的模拟器，难以全面评估操作系统交互和跨层缓解措施（如 TRR、ECC）的效果。本文提出 HammerSim，一个基于 gem5 全系统模拟器的扩展框架，用于在系统级对 RowHammer 进行建模。HammerSim 的核心创新在于采用概率驱动的比特翻转模型，能够更真实地模拟 RowHammer 行为，而非简单假设固定错误率。该模型支持灵活配置攻击模式、内存行访问模式等参数。通过集成 TRR（目标行刷新）和选择性 ECC（纠错码）等硬件/软件缓解机制，HammerSim 可评估这些防护在真实工作负载下的有效性。作者利用 Jensen-Shannon 散度对来自真实 DDR4 DIMM 的实验数据与模拟结果进行验证，证明比特翻转分布的拟合度良好。该框架还提供了评估良性工作负载脆弱性的能力。HammerSim 为硬件研究人员和架构师搭建了连接真实实验与架构仿真的桥梁，有助于加速 RowHammer 防御方案的迭代优化。