该论文提出了一种自动化框架，用于在集成电路（IC）设计流程中生成基于标准单元实现的隐蔽硬件木马（HT）。传统硬件木马评估通常假设木马插入发生在RTL实现或门级网表阶段，但忽略了攻击者可利用不可信供应商提供的被篡改标准单元库，将恶意行为隐藏在标准单元内部。本文框架首先分析映射后的设计，识别具有稀有输入条件的候选单元实例，然后应用有效载荷模板，这些模板仅在触发条件满足时破坏选定单元的输出。实验在开源组合和时序基准设计上进行，结果表明该框架能够在不同单元类型和设计规模下生成有效且隐蔽的木马实例。这项工作揭示了当前木马检测假设中的关键空白，强调了在零信任IC设计流程中需要对标准单元实现进行单元级验证。