零知识证明（ZKP）允许证明者在不泄露底层秘密的前提下，向验证者密码学地证明某个陈述有效，是「可验证计算」的基础原语。当前 ZKP 技术栈正在经历一次根本性转向：以 Groth16 为代表的经典 zk-SNARK 依赖可信设置（trusted setup），并且在量子攻击者面前不安全；而 zk-STARK 等透明（transparent）、后量子（post-quantum）构造仅依赖抗碰撞哈希函数即可获得后量子安全性，代价是巨大的计算开销。论文指出，在这类系统中，Fast Reed–Solomon Interactive Oracle Proof of Proximity（FRI）协议主导了证明者（prover）的复杂度：它会产生海量数据、反复执行 Merkle 树承诺，并呈现不规则的访存模式，从而在通用处理器上严重限制性能与能效。 针对上述问题，作者提出 FASTAR —— 一个面向 FRI 协议的新型 FPGA 加速器。与那些在昂贵 ASIC 工艺节点上追求固定高性能内核的加速器不同，FASTAR 采用「约束驱动」（constraint-driven）的设计方法学。该框架使用高层次综合（HLS）实现，由完全可参数化的构建块组成，覆盖 FRI 的主要阶段：多项式求值（polynomial evaluation）、递归拆分与折叠（recursive split-and-fold）以及 Merkle 树构造。系统以用户提供的开发板规格（板卡资源、内存约束等）作为输入，自动生成为目标 FPGA 的资源与存储约束量身定制的硬件实现，从而无需人工重新设计即可在多种平台上部署。 论文的核心贡献可归纳为三点：一是明确了 FRI 是 zk-STARK 证明者性能的主导瓶颈，并刻画了其数据量、重复承诺与访存不规整这三大硬件痛点；二是提出了一种可参数化、可自动生成硬件配置的 HLS 框架，把 FPGA 加速从「手工调优」推进到「按板卡约束自动实例化」；三是强调可移植性——同一套设计思路可覆盖从低成本到高端的多样化 FPGA 平台，避免绑定单一 ASIC 节点。 该工作属于密码工程 / 硬件加速方向，适合零知识证明工程实现者、可验证计算基础设施团队、FPGA/HLS 硬件工程师以及对后量子密码部署成本敏感的研究者阅读。需要注意的是，摘要未给出具体实验数据、加速比数字或与其他加速器（如 GPU / ASIC）的对比结果，因此其性能宣称仍需查阅正文验证。