本文针对全同态加密（FHE）在云端隐私保护计算中的性能瓶颈展开研究。FHE 允许云端在密文上直接计算，是实现隐私保护云服务的关键技术，但其计算开销极大，必须依赖硬件加速才能实用。在 FHE 的各类算子中，密钥切换（key-switching）是主要性能瓶颈之一。近期密码学进展提出了一种新的密钥切换方法 KLSS，它降低了部分运算复杂度，但对计算精度的要求高于传统的混合密钥切换方法 HKS。这一取舍使两种方法在计算量与访存需求上呈现明显差异，因此 KLSS 与 HKS 的相对时延高度依赖于硬件并行度、FHE 安全参数以及片上存储容量——在 FPGA 平台上尤为突出，因为 FPGA 的存储资源与并行度必须精细权衡。为此，作者首先提出一种访存高效的 KLSS 数据通路，消除了片外密文搬运；随后构建性能模型，对 KLSS 与 HKS 的开销进行建模与对比分析，分析表明在 FHE 计算过程中，同时支持两种方法的自适应方案比静态单一方法的总体时延更低。基于该性能模型的指导，作者设计了一款自适应 FPGA FHE 加速器，能够在计算过程中动态选择 HKS 或 KLSS。该加速器在 Alveo U280 上实现，并在多个 FHE 基准上评测，结果显示：相比当前最先进的 FPGA 加速器，自举（bootstrapping）时延加速 1.84–3.31 倍，安全图像分类加速 1.66–2.52 倍。论文属于体系结构与密码硬件加速方向，适合关注隐私计算、FHE 硬件实现、FPGA 架构与同态加密工程化的研究者与工程师阅读。

深度神经网络（DNN）在众多应用领域中展现出卓越性能，随着模型规模与复杂度的增长，硬件DNN加速器日益普及。基于FPGA的DNN加速器兼具接近专用集成电路（ASIC）的效率与出色的灵活性，成为快速演进的深度学习实现的主要硬件平台之一，尤其在边缘设备中。这也使其成为攻击者的有利目标。现有针对FPGA DNN加速器上DNN模型机密性的攻击往往假设攻击者完全了解加速器架构，但这一假设在真实世界的专有高性能FPGA DNN加速器面前并不成立。本研究提出了一套全面且有效的逆向工程方法，用于揭秘FPGA DNN加速器软知识产权（IP）核。我们以AMD-Xilinx的先进深度学习处理单元（DPU）为对象进行演示。该方法依赖于原理图分析，并创新性地结合电磁（EM）侧信道分析来揭示DNN加速器的数据流与调度机制。据我们所知，这是首次成功逆向工程商业加密DNN加速器IP的工作。此外，我们基于逆向工程结果探索了暴露的攻击面，包括成功恢复DNN模型架构和提取模型参数。这些成果对真实世界的商业FPGA-DNN加速系统构成了重大威胁。论文还讨论了潜在的防御措施，并为基于FPGA的IP保护提出了建议。

该论文提出了一种名为 BOLT 的新型不经意映射（Oblivious Map, OMAP）加速器，旨在解决可信执行环境（TEE）中因访问模式泄漏而触发的侧信道攻击问题。传统的 OMAP 通过随机重映射和最坏情况填充来隐藏访问模式，但导致性能开销过高。论文指出，这些开销并非本质性的，现代加速器中的高带宽存储器（HBM）提供了新的机会：HBM 的内存通道与处理器核心封装在同一物理封装内，使得窃听 HBM 变得困难（即使对于物理攻击者）。通过适当的隔离，HBM 可以转变为不可观察区域，其中数据和内存痕迹均被隐藏。基于此，BOLT 重新设计了 OMAP，利用 HBM 作为不可观察缓存，首次实现了 O(1)+O(log_2(log_2(N))) 的带宽开销。BOLT 包含三大关键创新：(i) 一种新的 OMAP 算法，利用隔离的 HBM 作为不可观察缓存来加速对大型主机内存的不经意访问；(ii) 一种自托管架构，将执行和内存控制从主机卸载到加速器上，以减轻 CPU 侧的泄漏；(iii) 定制的算法-架构协同设计，以最大化资源效率。作者在 Xilinx U55C FPGA 上实现了 BOLT 原型。评估表明，与最先进的 OMAP（包括 Facebook 的工业实现）相比，BOLT 在初始化和查询时间上分别实现了高达 279 倍和 480 倍的加速。该工作适合对安全硬件加速、可信执行环境、侧信道防御和内存安全感兴趣的研究人员和工程师阅读。

后量子密码学（PQC）和隐私保护技术将在未来安全通信系统中发挥核心作用。基于格的PQC方案（如ML-KEM和ML-DSA）严重依赖大度数多项式运算，数论变换（NTT）成为关键计算原语。现有硬件加速器虽利用并行和流水线支持NTT及逆变换（INTT），但其效率常受限于模约简和修正步骤的开销、逆变换缩放操作以及次优的FPGA实现。本文提出基于优化统一蝶形单元的并行迭代NTT/INTT加速器，通过引入冗余数表示消除Montgomery模乘和组合减法-乘法操作的条件修正，并将逆变换缩放集成到现有算术硬件中，避免专用缩放单元。此外，设计了层级式Montgomery乘法器，高效映射到FPGA DSP资源，降低硬件成本同时实现高工作频率。基于FPGA的实验结果表明，所提设计实现了更高时钟频率、更短执行时间和有竞争力的资源利用率，为PQC及相关隐私保护应用提供高效NTT加速。