深度神经网络（DNN）在众多应用领域中展现出卓越性能，随着模型规模与复杂度的增长，硬件DNN加速器日益普及。基于FPGA的DNN加速器兼具接近专用集成电路（ASIC）的效率与出色的灵活性，成为快速演进的深度学习实现的主要硬件平台之一，尤其在边缘设备中。这也使其成为攻击者的有利目标。现有针对FPGA DNN加速器上DNN模型机密性的攻击往往假设攻击者完全了解加速器架构，但这一假设在真实世界的专有高性能FPGA DNN加速器面前并不成立。本研究提出了一套全面且有效的逆向工程方法，用于揭秘FPGA DNN加速器软知识产权（IP）核。我们以AMD-Xilinx的先进深度学习处理单元（DPU）为对象进行演示。该方法依赖于原理图分析，并创新性地结合电磁（EM）侧信道分析来揭示DNN加速器的数据流与调度机制。据我们所知，这是首次成功逆向工程商业加密DNN加速器IP的工作。此外，我们基于逆向工程结果探索了暴露的攻击面，包括成功恢复DNN模型架构和提取模型参数。这些成果对真实世界的商业FPGA-DNN加速系统构成了重大威胁。论文还讨论了潜在的防御措施，并为基于FPGA的IP保护提出了建议。

本文针对开放大语言模型（LLM）生态系统中模型在多领域、多应用场景下频繁适配形成多阶段衍生链导致的贡献溯源与知识产权保护难题，提出了一种名为LineageMark的多用户白盒水印框架。现有水印方法主要针对单用户一次性嵌入，无法有效应对多次模型衍生和增量更新的场景。LineageMark采用基于投影的方法在模型参数中嵌入水印：首先通过稳定性筛选选择对模型变化不敏感的稳定载体参数；然后利用这些载体上的投影统计量表示每个水印位；额外水印插入仅在投影空间中引入有界扰动，并通过边距约束保持信号完整性。实验在多阶段模型衍生链上验证了LineageMark的有效性，结果表明该框架能够在多阶段衍生过程中保留贡献者水印，支持增量多用户水印插入，并且对重水印、微调、量化、剪枝等扰动具有鲁棒性。该方法为模型溯源和知识产权保护提供了可靠的技术手段。

本文针对近似电路（Approximate Circuits）在作为可复用知识产权（IP）核部署时面临的知识产权（IP）盗版检测问题展开研究。近似电路通过在计算精度与硬件效率之间取得优异折衷，在低功耗、高性能计算场景中得到广泛应用。然而，现有的IP保护机制主要针对精确电路设计，难以直接适用于近似电路。作者提出了一种新的对抗威胁模型——近似混淆（Approximate Obfuscation），攻击者不仅通过结构混淆隐藏设计，还引入功能修改，使得混淆后的电路在误差特性和硬件指标上与原始IP几乎相同，从而逃避检测。为应对该威胁，本文提出了一种自动化框架，通过提取和比较受保护IP核与可疑电路的统计误差分布特征，实现IP盗版的系统化检测。框架利用近似电路的误差统计信息（如平均误差、最大误差、误差分布等）作为指纹，基于机器学习或统计测试进行相似性分析。在多种近似乘法器上的广泛实验表明，不同近似乘法的抗混淆能力存在差异，为混淆、近似与IP保护之间的相互作用提供了新见解。本文主要贡献包括：定义了近似混淆威胁模型、提出了基于误差统计的盗版检测方法、并通过实验验证了方法的有效性。该工作适合硬件安全研究人员、IP设计者以及近似计算领域的从业者阅读。

提出一种名为ArmSSL的框架，用于对自监督学习预训练编码器进行黑盒可验证且对抗鲁棒的水印保护，在不影响主任务效用的前提下实现知识产权防护。