#FPGA

共收录 1 条相关安全情报。

← 返回所有主题
INFO
PAPER 2026-07-19

Physical Time-Lock Puzzles

推荐 3.5
Conf: 50%
👥 作者: Niloufar Sayadi, Chenglu Jin, Phuong Ha Nguyen, Zheng Yang, Marten van Dijk

传统时间锁谜题通过强制要求串行计算步骤来实现对加密秘密的延迟访问,但基于软件的实现无法从根本上限制单个步骤的物理执行速度,因此容易受到硬件加速和算法优化的攻击。现实中,现有方案更像是“步骤锁”而非真正的“时间锁”,在数十年难以预测的硬件进步面前,其长期延迟保证高度不确定。为解决这一根本性局限,本文提出物理时间锁谜题(P-TLP)新范式。P-TLP将求解延迟直接锚定于硅基硬件固有的、受硬件限制的评估延迟。通过利用噪声物理不可克隆函数(PUF)作为不可并行化的延迟预言机,P-TLP在随机预言机模型下实现了对并行计算和算法加速的抵抗。为容忍PUF评估噪声同时保持紧致可预测的求解延迟窗口,本文提出一种复合谜题架构,组合多个独立的基础谜题。作者正式证明了顺序贪婪求解策略的最优性,并利用Hoeffding和Berry-Esseen界推导出紧致的求解延迟窗口。此外还证明了早期求解的困难性,表明拥有大量经典计算预算的对手无法绕过物理强制的PUF评估瓶颈。基于可配置环形振荡器PUF的FPGA原型验证了理论分析,分析预测的延迟与实测高度吻合。结果表明,P-TLP能够提供高度可预测的长期延迟保证,适用于数字遗产管理等高价值应用。

💡 推荐理由: 该研究从根本上解决了时间锁谜题易受硬件加速攻击的安全短板,通过物理硬件绑定提供可证明的延迟保证,对长期密钥托管、时间胶囊等安全应用具有重要意义。

🎯 建议动作: 研究跟进

排序因子: 来自 arXiv 其他板块 (+2) | Community 数据源 (+1) | LLM 评分加成 (+0.6)