该论文研究 FPGA（现场可编程门阵列）时钟分配网络的电磁（EM）侧信道泄漏问题，重点关注“自适应硬件”场景下与传统固定硬件假设的差异。背景是：电磁侧信道已被广泛用于非侵入式攻击与分析，用以从部署系统中提取密钥等敏感信息，但绝大多数工作针对加密算法，并默认底层硬件实现出厂后固定不变。这一假设对 ASIC 等固定硬件成立，对 FPGA 则不再成立——FPGA 允许出厂后反复修改配置，因此布局、布线和时钟资源的改变会直接影响其电磁辐射特征。为此，作者提出一套面向 FPGA 电磁侧信道的方法论，以确定性有限状态机（DFSM）为被测电路载体，系统刻画器件布局、布线以及工作频率对 FPGA 因时钟资源使用而产生的 EM 辐射的影响。方法上，作者在固定采样网格点上测量电磁场，并采用统计手段——均值差与方差差计算——来识别电磁活动强度高的网格点。实验显示：当时钟资源利用率从 25% 提升到 90% 时，基于均值差判定的高电磁活动网格点数量增加约 1.32 倍；基于方差差判定的同类网格点数量增加约 1.39 倍。该结果定量说明，FPGA 上时钟资源的使用比例会显著放大可观测的电磁辐射，且不同布局与频率会改变泄漏的空间分布。论文的贡献在于把 FPGA 的可重构性作为变量纳入 EM 侧信道分析框架，为后续评估动态重配置硬件的侧信道风险提供了可复用的测量与统计方法。摘要未提及任何在野利用或武器化信息。