本文针对硬件实现密码算法时抵抗侧信道攻击（SCA）的掩码（masking）对策，提出了一种低延迟的硬件私有电路设计方法。掩码是保护密码硬件免受侧信道攻击的有效手段，但现有方案在随机性需求、延迟和面积开销之间存在权衡。作者专注于设计可组合的掩码子电路（称为gadgets），这些子电路可以安全地组合成更大的电路。通过对现有门级设计方案进行改进，本文提出了一种新的gadget架构，在保持安全性的前提下显著降低了延迟，同时优化了随机数消耗和面积。实验基于标准硬件库进行综合评估，验证了所提方法在安全性（满足鲁棒探测模型）和性能上的优势。该工作为硬件安全设计者提供了在延迟敏感场景下实现高效掩码的实用方案，尤其适用于对实时性要求高的物联网设备。

本文提出 Looma，一种用于云应用的低延迟后量子 TLS（PQTLS）认证架构。随着量子计算技术的发展，传统公钥密码（如 RSA、ECDSA）面临被 Shor 算法破解的风险，因此业界正加速向基于格的密码方案迁移。然而，现有 PQTLS 实现因密钥尺寸大、计算开销高导致延迟显著增加，难以满足云环境中延迟敏感型应用的性能需求。Looma 架构通过以下创新解决该问题：（1）利用 CPU 安全扩展（如 Intel SGX）和硬件加速器（如 QAT）将后量子签名验证卸载到专用硬件，减少主 CPU 负担；（2）设计轻量级握手协议，复用会话凭证以避免重复的完整 PQTLS 握手；（3）引入预计算机制，在空闲时批量生成共享密钥，降低在线延迟。实验基于真实云平台（AWS、Azure）和多种后量子签名方案（如 Falcon、Dilithium）进行测试。结果表明，与标准 PQTLS 实现相比，Looma 将 TLS 握手延迟降低 60-80%，吞吐量提升 2-4 倍，且安全性等同于规范要求。该工作为后量子 TLS 的实用化部署提供了可行方案，尤其适用于云微服务、边缘计算等低延迟场景。