本文针对硬件实现密码算法时抵抗侧信道攻击（SCA）的掩码（masking）对策，提出了一种低延迟的硬件私有电路设计方法。掩码是保护密码硬件免受侧信道攻击的有效手段，但现有方案在随机性需求、延迟和面积开销之间存在权衡。作者专注于设计可组合的掩码子电路（称为gadgets），这些子电路可以安全地组合成更大的电路。通过对现有门级设计方案进行改进，本文提出了一种新的gadget架构，在保持安全性的前提下显著降低了延迟，同时优化了随机数消耗和面积。实验基于标准硬件库进行综合评估，验证了所提方法在安全性（满足鲁棒探测模型）和性能上的优势。该工作为硬件安全设计者提供了在延迟敏感场景下实现高效掩码的实用方案，尤其适用于对实时性要求高的物联网设备。

本文针对密码系统侧信道攻击的掩码防御机制，提出了一种基于概率分离逻辑的形式化验证方法，用于自动验证掩码算法的非干扰性安全属性。作者首先建立了非干扰性与条件独立性之间的数学联系，从而将安全验证问题转化为条件独立性推理问题。随后，利用现有的Lilac分离逻辑框架（该框架专用于条件独立性推理）来执行验证，并设计了一系列新的证明规则，以支持探测安全性的高效验证。通过若干示例算法，论文展示了该方法能够有效验证典型掩码方案的安全性，同时相比传统手工证明或模型检验方法，降低了误判风险。该工作主要面向密码学实现者、安全验证工具开发者以及侧信道防御研究者，其核心贡献在于为掩码算法的形式化安全验证提供了更简洁、可自动化的理论框架。

这篇论文对物理侧信道攻击（SCA）中广泛使用的掩码（masking）防护技术所依赖的t-探测安全模型提出了质疑。掩码通过将每个敏感中间变量随机分割成至少t+1个份额，并假设攻击者最多只能同时探测t个份额（例如使用微探针针尖）或进行t阶统计分析，从而证明实现的安全性。然而，本文提出了一种新型激光辅助SCA技术——激光逻辑状态成像（LLSI），该技术利用激光实现非接触式探测，理论上能够提供无限数量的探针，直接违反了探测安全模型的核心假设。LLSI能够通过单次测量获取硬件实现在任意时钟周期内所有寄存器的逻辑状态“快照”。为了验证该攻击的有效性，作者对掩码AES硬件实现进行了实际攻击，并在两种场景下成功提取了完整密钥：第一种场景假设已知密钥和状态寄存器的位置，可以直接通过一次快照读取其内容；第二种场景考虑未知寄存器位置，利用多次快照和SAT求解器推导出秘密。实验结果表明，即使理论上满足高阶掩码安全性的实现，在实际中也可能被LLSI完全攻破，从而揭示了t-探测模型与现实攻击能力之间的巨大差距。该研究对于重新评估硬件安全防护措施具有重要价值。

该论文提出了一种名为Rosita的自动化框架，旨在消除密码算法中的功耗分析泄漏。功耗分析攻击利用设备在执行加密操作时功耗与处理数据之间的相关性，来窃取密钥等敏感信息。掩码（Masking）是一种广泛使用的算法级对策，通过在中间值中引入随机掩码来破坏依赖性。然而，手动实现掩码容易出错，且现有自动化工具往往只针对特定架构或无法完全消除泄漏。Rosita通过将密码算法的描述转换为中间表示，然后应用一系列变换（如掩码门级替换、路径平衡等），自动生成抗功耗分析的实现。该方法基于代数与统计学分析，确保所有敏感变量都被掩码，并验证泄漏不存在。实验在多种密码算法（如AES、Salsa20）和硬件平台上进行，结果表明Rosita能显著降低泄漏，同时保持合理的面积和性能开销。论文的主要贡献包括：1）提出一种系统性的自动化掩码方法；2）设计了一种验证泄漏的统计测试；3）开源实现以供社区评估。适合硬件安全工程师、密码学家及侧信道防御研究人员阅读。

本文（系列第6篇）聚焦后量子密码学中基于NTT（数论变换）硬件的算术掩码组合安全性。布尔掩码的组合理论（NI、SNI、PINI）已成熟，但素数域上的算术掩码（NTT后量子密码的基础）缺乏类似理论。作者提出并形式化证明了素数域上PINI（Prime-Field PINI）的组合定理。核心见解是“更新参数”（renewal argument）：当在两个流水线阶段间施加新的随机掩码时，中间导线无论第一阶段的防护参数如何都会变得完全均匀。对于两个PF-PINI gadgets（参数k1和k2），经新鲜掩码组合的两阶段流水线满足PF-PINI(k2)，阶段1的多重性被完全消除。无新鲜掩码时，中间导线多重性可达k1，构成差分功耗分析的必要条件。作者在Lean 4中形式化了两个定理，包含18个机器检查的证明，零个“sorry”存根。他们还形式化地桥接了Barrett约简的代数模型与硬件忠实算术模型，并实例化定理以正式诊断微软Adams Bridge PQC加速器：其缺失阶段间新鲜掩码导致Barrett输出导线在一阶探针模型下非均匀，这一架构缺陷与三个独立实证分析一致。计算证据进一步表明“1比特屏障”在Barrett和Montgomery约简中具有普遍性。本文适合对后量子密码侧信道防护、形式化验证与硬件安全感兴趣的研究者阅读。

本论文针对后量子密码（PQC）硬件实现中的掩码Barrett reduction的侧信道泄漏问题，提出首个通用且机器验证的基数界限——1-Bit Barrier。Barrett reduction是基于NTT的PQC实现（如ML-KEM、ML-DSA）的非线性核心，但现有组合框架（ISW、t-SNI、PINI、DOM）仅针对GF(2)上的布尔掩码，无法直接应用于素域上的算术掩码。作者基于此前系列工作（QANARY、partial-NTT-masking margins、代数基础、蝴蝶组合），填补了这一空白。核心贡献在于：1）证明对于任意模数q>0和移位s，Barrett内部导线映射f_x(m) = ((x + 2^s - m) mod 2^s) mod q的原像基数属于{0,1,2}，绝不超过2——这一性质被称为1-Bit Barrier，意味着每条内部导线最多泄露1比特的最小熵；实际泄漏通常更少，因为计数为0的情况（不可达输出值）使界更为保守。2）引入PF-PINI（素域PINI）概念，证明Barrett满足PF-PINI(2)，Cooley-Tukey蝶形运算满足PF-PINI(1)，并观察到在阶段间加入新鲜掩码时，组合管线的最大原像基数为max(k1, k2)，因此1-Bit Barrier可传播。3）在Lean 4（Mathlib）中完成了12条定理的机器验证，无一个“sorry”，结果对所有q>0通用。4）指出Adams Bridge因缺少阶段间新鲜掩码而违反PF-PINI组合，解释了此前发现漏洞的原因。该工作为NIST IR 8547推荐的形式化方法在PQC实现验证中提供了首个通用机器验证的基数界，并给出1比特泄漏的直观解释。适合侧信道分析、PQC硬件安全、形式化验证领域的研究者和工程师阅读。