该论文关注静态侧信道攻击（static side-channel attack）这一逐渐升温的芯片安全威胁。此类攻击的核心思路是让芯片时钟停摆，使电路在保持秘密数据驻留于寄存器/存储器中的同时进入可被观测或分析的状态，从而绕过依赖动态执行流程的防护。针对这一威胁，业界此前的防御手段主要是监测时钟异常，一旦发现时钟行为不正常就立即触发敏感数据清零（zeroization）。本文作者指出，这类防御假设“异常监测电路本身可靠”，而该假设并不成立。 作者发现，将芯片置于极低温环境中会干扰片上混合信号（mixed-signal）模块的正常工作，而这些模块正是时钟传感、时钟生成以及电压传感等安全监测能力的物理基础。基于这一观察，作者提出名为 Chypothermia 的攻击方法：它无需对系统做任何电气层面的篡改（即不接触、不断线、不注入信号），即可使目标时钟传感器、时钟生成电路和电压传感器失效，同时让秘密数据继续保留在芯片上而不被清零。由于降温本身是一个缓慢的过程，单独使用时往往不足以对抗配备了温度传感器、能够检测热异常的系统；作者因此将 Chypothermia 与 Chypnosis（Mitard 等人，IEEE S&P 2026）结合，证明即使在仅处于中等低温的工作区间内，该组合也能在停摆时钟的同时规避检测。 作者在多个 FPGA/SoC 平台上实现了 Chypothermia，并成功使软 IP 与硬 IP 两种传感器实现方式失效。更进一步，作者将攻击应用于 OpenTitan 信任根（root of trust）的 alert handler——该组件集成了业界较先进的时钟传感器——结果显示攻击能够逃逸检测并阻止密钥清零。最后，作者提出并实现了一种可在 FPGA 上部署的自加热传感器作为对策，并验证其对 Chypothermia 具有一定的鲁棒性。该工作提示：纯数字逻辑层面的异常监测不足以覆盖物理层攻击面，硬件信任根的物理防护需要重新评估。

该论文提出 SILK（Streaming Inline Lightweight Keying），用于解决 AI 系统中由根信任（RoT）保护模型加载后面临的 TOCTOU 完整性缺口。RoT 在加载阶段验证 DNN 模型，但权重在到达计算引擎前会经过 DRAM、DMA、互连、预取等路径，攻击者可能在这些路径上篡改权重而保持已验证的模型映像不变，导致实际计算权重与认证结果不一致。SILK 是一种原位完整性机制，在最终计算边界处对流式权重进行验证。其核心思路是将量化权重的低位（LSB）重用作带密钥的完整性位，并通过权重字节间的链式依赖，使局部篡改能触发多个完整性检查。轻量级流检查器无需额外认证标签即可重新计算这些校验，并使用提交门控（commit gating）阻止未验证权重进入计算单元。在安全伪随机函数下，伪造概率随受影响检查数量指数下降，实测误检率与理论界吻合。功能攻击测试中，SILK 能检测到所有针对权重流的篡改实例。在 INT8 配置下，评估的 CNN 质量损失最多 0.76 个百分点，八个 LLM 的困惑度变化不超过 0.17；INT4 和 MXFP4 则通过检查稀疏性提供可配置的安全-质量权衡。在 Xilinx ZCU102 上，参考流水线实现吞吐量达 756 MB/s，面积仅为 Caliptra 2.x RoT 的 1.00%；在保守的单次伪造界 2^-128 配置下，吞吐量仍有 678 MB/s，面积为 RoT 的 6.15%。论文面向 AI 硬件加速器、边缘设备等安全敏感场景，为关闭 RoT 保护与计算之间的信任鸿沟提供了轻量级、可扩展的硬件完整性方案。

本文对半导体行业正在经历的双重变革——异构2.5D chiplet系统的普及以及将大语言模型（LLM）集成到电子设计自动化（EDA）流程中——进行了统一的安全分析。作者指出，尽管这些范式在良率、模块化、设计生产率等方面带来了前所未有的优势，但也从根本上扩大了硬件攻击面。论文首先从架构、逻辑和物理层面分析了针对chiplet系统（包括用于LLM加速的硬件堆栈）的攻击，然后探讨了针对LLM驱动的EDA管线的多种利用方式。在防御方面，论文回顾了一种强大的chiplet安全防护方法，即利用2.5D分裂制造和有源中介层（active interposers）构建物理隔离的信任根（RoT）架构。对于LLM驱动的EDA管线，论文识别了其原生威胁并综述了最先进的防御技术。最后，论文讨论了LLM系统如何反过来推进现代系统（包括chiplet）的硬件安全研究工作。总体而言，该论文提供了跨chiplet安全和LLM安全两个前沿领域的统一视角，旨在为硬件设计者和安全研究人员提供全面的威胁与防御图景。适合对硬件安全、chiplet架构、EDA智能化以及LLM安全交叉领域感兴趣的读者阅读。

该论文针对半导体行业从单片系统级芯片（SoC）向异构、多供应商的2.5D芯片生态系统转型过程中面临的安全挑战进行了系统性综述。传统芯片级安全机制和根信任（RoT）方案无法应对来自不可信代工厂和设计方的芯片组件带来的硬件木马、IP盗用以及系统级通信攻击。论文聚焦三类威胁：互连攻击（窃听、欺骗、中间人）、缓存一致性利用（包括复杂的伪造攻击）和微架构侧信道威胁。核心贡献在于提出利用主动中介层（active interposer）作为物理隔离的2.5D根信任（2.5D RoT）的运行时防御方案：在中介层内嵌入事务监控器和一致性消息检查器，从而在不修改或保护商用芯片的前提下，强制实施内存访问权限并消除一致性级别的攻击。此外，论文还概述了实现这些防御所需的EDA流程，并论证了这些流程能同时改善功耗和信号完整性，同时减少整体系统面积。本文为硬件安全研究人员和芯片设计人员提供了前瞻性的安全设计思路。