本文对半导体行业正在经历的双重变革——异构2.5D chiplet系统的普及以及将大语言模型（LLM）集成到电子设计自动化（EDA）流程中——进行了统一的安全分析。作者指出，尽管这些范式在良率、模块化、设计生产率等方面带来了前所未有的优势，但也从根本上扩大了硬件攻击面。论文首先从架构、逻辑和物理层面分析了针对chiplet系统（包括用于LLM加速的硬件堆栈）的攻击，然后探讨了针对LLM驱动的EDA管线的多种利用方式。在防御方面，论文回顾了一种强大的chiplet安全防护方法，即利用2.5D分裂制造和有源中介层（active interposers）构建物理隔离的信任根（RoT）架构。对于LLM驱动的EDA管线，论文识别了其原生威胁并综述了最先进的防御技术。最后，论文讨论了LLM系统如何反过来推进现代系统（包括chiplet）的硬件安全研究工作。总体而言，该论文提供了跨chiplet安全和LLM安全两个前沿领域的统一视角，旨在为硬件设计者和安全研究人员提供全面的威胁与防御图景。适合对硬件安全、chiplet架构、EDA智能化以及LLM安全交叉领域感兴趣的读者阅读。

该论文针对半导体行业从单片系统级芯片（SoC）向异构、多供应商的2.5D芯片生态系统转型过程中面临的安全挑战进行了系统性综述。传统芯片级安全机制和根信任（RoT）方案无法应对来自不可信代工厂和设计方的芯片组件带来的硬件木马、IP盗用以及系统级通信攻击。论文聚焦三类威胁：互连攻击（窃听、欺骗、中间人）、缓存一致性利用（包括复杂的伪造攻击）和微架构侧信道威胁。核心贡献在于提出利用主动中介层（active interposer）作为物理隔离的2.5D根信任（2.5D RoT）的运行时防御方案：在中介层内嵌入事务监控器和一致性消息检查器，从而在不修改或保护商用芯片的前提下，强制实施内存访问权限并消除一致性级别的攻击。此外，论文还概述了实现这些防御所需的EDA流程，并论证了这些流程能同时改善功耗和信号完整性，同时减少整体系统面积。本文为硬件安全研究人员和芯片设计人员提供了前瞻性的安全设计思路。