本文针对 AES 加密算法的硬件实现,提出了一种新的二阶掩码方案,旨在抵抗侧信道攻击(如功耗分析)。传统的掩码技术需要大量随机数来保证安全性,而本文通过最小化共享数量(仅需 d+1 个共享,其中 d=2)和降低随机数复杂度,显著提升了效率。具体方法基于塔域分解(tower field decomposition)来实现 S 盒的掩码,利用“换岗”(changing of the guards)技术对分解的中间分支进行重新掩码,从而在不使用随机数的情况下达到一阶探测安全性,并确保输出均匀分布。为了获得多轮安全性,通过对探测信息传播的理论分析,减少了每轮所需的随机数重掩码量。最终,该设计在延迟和面积方面与现有技术相当,但随机数复杂度降低了 8 倍以上(总共仅需 1268 比特随机数,包括明文和密钥的共享)。论文还提供了理论安全证明,并在 FPGA 上实现了原型,通过实验室分析验证了其安全性。该工作适合硬件安全设计者、密码实现工程师以及侧信道攻击防护研究人员阅读。
💡 推荐理由: 该方案大幅降低了掩码 AES 的随机数需求,有助于在资源受限的硬件(如物联网设备)中实现低成本、高效率的侧信道防护,同时保持安全强度。
🎯 建议动作: 研究跟进