该论文针对后量子签名方案在资源受限嵌入式平台上的实现效率问题展开研究。背景是：为应对量子计算对现有公钥密码的威胁，NIST 已标准化三类后量子签名方案 ML-DSA、FN-DSA（均为格基）以及 SLH-DSA（基于哈希假设）。为保持密码敏捷性、防范未来可能出现的格基方案漏洞，NIST 正在评估非格基候选方案作为 SLH-DSA 的替代品。其中基于 TCitH（一种基于多方计算的签名构造范式）的方案因密钥紧凑、签名短小而格外有前景，但其计算复杂度高、内存占用大，在嵌入式平台尤其是 ASIC 实现方向上研究几乎空白。作者采用跨层（cross-layer）设计方法学，将算法层优化与硬件层架构协同设计，在基于 RISC-V 的系统中实现了 Mirath —— 据作者所知这是 TCitH 类签名方案的首次 ASIC 实现。该设计采用 22nm FD-SOI 工艺节点流片/综合。核心贡献包括：一是给出了 TCitH 类签名在 ASIC 上的可行性与资源开销评估方法；二是通过算法与硬件的联合优化解决了高计算复杂度与高内存占用问题；三是在同一工艺节点下与 SLH-DSA ASIC 实现进行对比，签名延迟降低 17.8 倍，总单元面积减少 58%。结论是从实现角度看，TCitH 类签名具备作为高效非格基后量子签名替代方案的潜力。该工作属于密码工程与硬件架构交叉方向，适合后量子密码迁移、嵌入式安全芯片与硬件加速研究者阅读。