该研究关注嵌入式后量子密码（PQC）实现中的性能优化层次问题。此前学术界与工业界的相关工作主要聚焦于指令级优化，例如算术内核改进、汇编级调优、寄存器分配以及指令调度，其中 SLOTHY 超级优化器生成的 ML-KEM 实现代表了当前较先进的基线水平。本文的核心问题是：在算术内核已被高度优化之后，是否还存在可观的、来自系统层面的性能提升空间？作者以 Arm Cortex-M7 平台上的 ML-KEM（模块格基密钥封装机制）为案例，系统性地考察了内存层次结构的利用方式、紧耦合内存（TCM）的代码与数据放置、外设集成、时钟与总线配置，以及确定性公共数据的复用策略。实验以最先进的 SLOTHY 优化实现为起点，覆盖 ML-KEM 全部三组参数集。结果表明，在不修改密码算法本身、也不改动任何标准化线格式（wire format）的前提下，不带辅助公共状态的优化配置最多可减少约 2.5% 的周期数；而选定的公共数据复用配置可将封装（encapsulation）与解封装（decapsulation）的周期数分别最多降低 74.6% 和 58.8%。作者据此提出一种两阶段方法论：第一阶段优化算术内核，第二阶段审视并优化内核周边的执行系统。该工作的主要贡献在于量化证明了算术内核优化之后仍存在显著的部署收益，并把系统级因素（内存布局、时钟、外设、公共数据管理）纳入 PQC 嵌入式实现的评估范畴。适合嵌入式密码实现工程师、PQC 移植与性能调优团队，以及关注 MCU 侧信道与安全评估的研究人员阅读。

本文提出 OT-PCA(Offline Template Plaintext-Checking Attack)一种针对后量子密钥封装机制 HQC(Hamming Quasi-Cyclic)的新型侧信道密钥恢复攻击框架,其基础是明文检测(Plaintext-Checking, PC)预言机。攻击者的核心能力是调用公开可访问的 HQC 解码器(即解封装过程中的解密/译码环节),借此在离线阶段构建模板,从而在一次 PC 预言机调用中同时提取数百个密钥比特相关的软信息(soft information),大幅提升单次调用所能获取的密钥信息量。论文指出的关键难点在于如何优化与密钥相关的信息提取:一是需要最大化解密输出的熵,二是需要保证错误图样(error pattern)的独立性,作者通过遗传式(genetic-style)搜索算法来自动化求解满足上述目标的模板与参数配置。仿真结果显示,相比当前最先进的方法,OT-PCA 显著减少了所需的预言机调用次数:hqc-128 降低约 2.4 倍,hqc-192 与 hqc-256 的降幅更大。该方案对 PC 预言机自身的噪声/不准确性还表现出很强的鲁棒性——当预言机准确率下降到 95% 时,hqc-128 的调用次数缩减系数反而上升到 7.6,说明模板化与遗传优化带来的信息增益足以抵消噪声带来的不确定性。最后,作者在搭载 ARM Cortex-M4 微控制器的平台上进行了真实功耗分析(power analysis)评估,验证了该方法在实际嵌入式实现上的可行性与有效性。整体而言,这是一篇典型的后量子密码实现安全性分析论文,聚焦于 NIST PQC 标准化进程中 HQC 候选方案的实际部署侧信道风险,适合密码工程、PQC 实现、硬件安全与安全评估方向的研究者与工程师阅读。

该论文针对后量子签名方案在资源受限嵌入式平台上的实现效率问题展开研究。背景是：为应对量子计算对现有公钥密码的威胁，NIST 已标准化三类后量子签名方案 ML-DSA、FN-DSA（均为格基）以及 SLH-DSA（基于哈希假设）。为保持密码敏捷性、防范未来可能出现的格基方案漏洞，NIST 正在评估非格基候选方案作为 SLH-DSA 的替代品。其中基于 TCitH（一种基于多方计算的签名构造范式）的方案因密钥紧凑、签名短小而格外有前景，但其计算复杂度高、内存占用大，在嵌入式平台尤其是 ASIC 实现方向上研究几乎空白。作者采用跨层（cross-layer）设计方法学，将算法层优化与硬件层架构协同设计，在基于 RISC-V 的系统中实现了 Mirath —— 据作者所知这是 TCitH 类签名方案的首次 ASIC 实现。该设计采用 22nm FD-SOI 工艺节点流片/综合。核心贡献包括：一是给出了 TCitH 类签名在 ASIC 上的可行性与资源开销评估方法；二是通过算法与硬件的联合优化解决了高计算复杂度与高内存占用问题；三是在同一工艺节点下与 SLH-DSA ASIC 实现进行对比，签名延迟降低 17.8 倍，总单元面积减少 58%。结论是从实现角度看，TCitH 类签名具备作为高效非格基后量子签名替代方案的潜力。该工作属于密码工程与硬件架构交叉方向，适合后量子密码迁移、嵌入式安全芯片与硬件加速研究者阅读。

该论文针对后量子密码（PQC）迁移与嵌入式系统轻量化虚拟化两条技术趋势的交汇点展开系统性测量研究。背景是：一方面 NIST 标准化的 PQC 算法正逐步进入实际部署，另一方面嵌入式/IoT 设备开始广泛采用容器、unikernel 等轻量虚拟化来实现工作负载隔离与安全边界，但两者叠加后对性能、内存与能耗的影响此前缺乏量化认识。作者在嵌入式级 ARM 硬件上，构建了共享同一套软件栈的三种执行环境：原生执行、Docker 容器、以及在 QEMU 下运行的 Unikraft unikernel，从而把「虚拟化开销」从「算法开销」中分离出来。基准覆盖 5 个签名算法家族与 5 个密钥封装（KEM）家族，并各选 2 个经典算法作对照，配合不同参数集共约 70 种配置，测量每次操作的执行时间、内存占用与能耗；此外还评估了 TLS 1.3 中不同密码套件组合的握手成本，以便映射到真实应用场景。主要发现包括：对原语级计算而言，容器开销可忽略不计；unikernel 的开销则高度依赖具体算法，多数 PQC 家族开销同样可忽略，但在 BIKE、HQC、MAYO 上出现 1.28–1.53 的中等开销，Falcon 签名尤为突出，达到 17.8–19.2 倍。各环境下单次操作能耗与执行时间高度同步。在 TLS 握手中，容器与 unikernel 客户端需要更多时间与能耗，但当昂贵的后量子算法主导握手流程后，三种环境的差距趋于收敛；此时算法选择可使每次握手能耗相差最多三个数量级，远超执行环境的影响。总体结论是：虚拟化成本与密码学成本呈反向关系——对计算廉价的标准算法，环境选择最重要；对昂贵方案，算法选择单独主导性能。适合从事密码工程、嵌入式/IoT 安全、云原生隔离与后量子迁移规划的研究者与工程师阅读。

该论文针对嵌入式系统固件漏洞挖掘中的黑盒难题提出了 POZZER——一种以功耗侧信道为反馈的模糊测试器。传统覆盖引导的固件模糊测试通常依赖固件插桩、硬件调试接口或固件重宿主(rehosting)来获取执行反馈, 这些手段都以能够访问固件源码或二进制镜像为前提。然而在真实场景中, 大量商用设备属于"不可获取二进制、不可重宿主、不可修改、不可调试"的四不可状态

该论文研究混合密钥建立（hybrid key establishment）在缺少握手上下文认证时的降级风险。混合方案同时运行一个后量子 KEM（当前标准化的 ML-KEM）与一个经典 Diffie-Hellman 原语，使得只要其中任一组件未被攻破，会话密钥即保持安全；这一设计已被 TLS、SSH 和 IKE 标准化采纳。作者指出一个被普遍忽视的缺口：混合 KEM 只保护派生密钥的机密性，却不保护"选用哪些原语"这一协商过程本身的完整性。完整协议依靠握手 transcript 对协商结果做认证，但当混合 KEM 作为独立 drop-in 原语部署，或置于不做 transcript 认证的精简握手中时，这种保证便不复存在，主动攻击者可以剥离后量子选项实现降级。论文提出的核心问题是：密钥调度（key schedule）自身必须包含什么内容，才能使抗降级成为 combiner 的局部属性，而不依赖外层协议。方法上，作者在 combiner 层给出基于游戏（game-based）的形式化安全定义，并证明了一个双向分离（two-sided separation）结论：忽略 transcript 的 combiner 必然可被降级；而把会话密钥与确认标签（confirmation tag）都绑定到 transcript 哈希的 combiner 则能阻止所有此类尝试，其残余优势项对 256 位 transcript 哈希而言可忽略。论文还给出显式的"最强链路"（strongest-link）安全界，刻画混合组合的安全强度。成本方面，作者基于已公开发表的 Cortex-M4 测量数据构建标定成本模型，结果表明 transcript 绑定每方仅增加一次哈希运算，约占握手计算量的 11.8%，但仅占包含无线电通信在内的总能耗的 1.5%，且不增加任何报文数量或线上字节开销。所有报告数值均由已发布的测试框架（harness）生成，并通过 30 项校验门。该工作适合密码协议设计者、PQC 迁移与 TLS/SSH/IKE 实现者，以及嵌入式安全工程师阅读。

本文针对星载（onboard）卫星飞行系统中日益广泛使用的开源软件（OSS）开展了一次实证性安全分析。研究背景在于：现代卫星任务为加速研发，大量采用可复用框架、共享库与社区维护组件，但这些组件被引入到补丁更新代价极高、失效可能直接影响任务运行的航天环境中，从而把常规软件供应链风险带入了高可靠性领域。作者收集了 126 个公开卫星相关代码仓库，构建并执行了一条多工具组合的自动化分析流水线，涵盖四个环节：(1) 生成软件物料清单（SBOM）以识别组件构成；(2) 软件成分分析（SCA）以匹配已知漏洞与依赖风险；(3) 静态应用安全测试（SAST）扫描自研源码；(4) 基础设施即代码（IaC）配置审查与密钥/凭据扫描。为控制噪声，作者又施加了基于规则的清洗、面向星载范围的过滤以及基于指纹的去重，最终得到包含 2,827 条安全发现的数据集。结果表明：安全发现分布广泛但高度不均衡；中等严重度占 49%，中等及以上合计占 72%。作者采用基于 CWE 的分类体系，把全部发现归入八个弱点族，其中内存安全与代码质量类占比最高，其次是输入验证与注入类。从代码归属看，81.4% 的发现位于项目自研代码中，外部依赖代码仍是不可忽视的来源。作者明确强调，这些发现并不证明针对具体任务的真实可利用性，其价值在于对开源星载软件生态中反复出现的安全模式给出实证刻画，量化其普遍程度，并帮助任务方确定最应优先投入安全审查的领域。该工作适合航天软件工程、供应链安全与嵌入式安全方向的读者参考。

本文提出并实现了一个名为 TLF（Transceiver Lifter Framework）的工具，用于从微控制器与射频收发器芯片之间的总线级捕获痕迹中，恢复收发器的配置与运行时行为。该方法针对收发器的寄存器与数据接口构建了有状态协议解码器，能够从被拦截的寄存器写入和 FIFO 传输中重构工作射频参数（如调制方式、频段规划、相位行为）以及跳频序列。对于通过主机接口加载硬件加密密钥的总线挂接收发器，密钥材料也可被恢复。当固件驱动跳频（无论通过硬件辅助引擎还是自定义调度）时，解码器能提取信道表、跳频序列和定时信息。作者在来自 Semtech 不同系列的两个目标上进行了评估：一个基于 SX1233 的无人机指挥控制调制解调器（采用固件级 FHSS 和逐包同步字旋转），以及一个基于 SX1276 的 Meshtastic 节点（使用 LoRa 寄存器覆盖层）。仅从一次总线捕获，在数秒内处理，TLF 即可恢复完整的寄存器暴露射频配置，且无需预先了解目标固件，足以配置匹配的接收机或制定针对性对抗措施。在芯片层之上，一个可插拔的协议解码器将恢复的 FIFO 负载解释为应用 PDU，并在 Meshtastic 上进行了端到端演示。固件级加密状态仍然不透明，符合预期。该方法需要物理访问或模拟目标硬件，其恢复深度受限于收发器的寄存器接口：完全在固件中实现的参数（如自定义 FEC、白化、加密）只能作为不透明的 FIFO 负载被观察到。该工作对硬件逆向工程、嵌入式安全评估和无线协议分析领域具有参考价值，适合硬件安全研究者、嵌入式系统安全工程师以及关注无线通信链路安全的蓝队成员阅读。由于仅基于论文摘要，具体实验细节和代码实现未在本文中验证。

本论文针对嵌入式安全关键系统中部署深度神经网络等复杂算法时面临的安全性与资源效率矛盾问题展开研究。现有硬件（GPU、NPU、TPU）以吞吐量为设计目标，忽视计算正确性，易受故障注入攻击（特别是比特翻转攻击）；而软件量化方案要么静态且正确但功耗非最优，要么动态但不够安全（不适用于安全关键应用）。为此，论文提出了一种全新的实时、动态且正确（sound）的量化方法及其配套硬件架构。核心创新点包括：1）采用从左到右（left-to-right）的算术运算，优先传递最高有效位（MSB），从而实现实时自适应精度量化；2）在线动态调整精度，并同步执行敏感性分析，量化和管理决策边界交叉的风险；3）提出使用脉动阵列（systolic arrays）实现从左到右算术的硬件方法，确保关键比特的高可靠性。该方案不仅支持资源高效的边缘神经网络推理，还提供广泛正确且资源高效的高精度数学运算，从根本上增强对最关键比特的比特翻转攻击的韧性。论文目前属于进行中工作（work-in-progress），软件实现已完成，硬件设计正在进行中。该工作对于需要在受限硬件上安全运行AI模型的领域（如医疗设备、自动驾驶）具有重要参考价值。

本文提出 MyTEE，一种在嵌入式设备上构建可信执行环境（TEE）的方案，目标设备缺乏 ARM TrustZone 扩展等关键硬件安全原语（如 TZASC、TZMA、TZPC 和 IOMMU）。MyTEE 仅依赖 CPU 的安全状态，通过精心管理页表来实现内存隔离：利用二级页表（stage-2 page table）将 TEE 与非可信操作系统隔离，并将部分 MyTEE 实现为一个微小的虚拟机监视器。为防止攻击者获得 hypervisor 权限后破坏隔离，确保 hypervisor 的页表不映射 TEE 区域且不可修改。针对恶意 DMA 攻击，MyTEE 实现了一个 DMA 过滤器，用于捕获、验证和模拟对 DMA 控制器的内存映射 I/O（MMIO）操作。在安全 I/O 方面，MyTEE 采用委托方式：非可信操作系统负责向外设发送请求（如 TPM 命令），而 TEE 中不移植设备驱动；仅保护用于外设输出的缓冲区和外设控制器的 MMIO 区域（通过二级页表），并将设备驱动的部分代码块赋予 hypervisor 权限，以访问受保护对象并记录事务日志，供后续可信应用（TA）验证。MyTEE 在 Raspberry Pi 3（Broadcom BCM2837 SoC，不支持 TrustZone 扩展）上实现了概念验证，并演示了三个安全 I/O 示例（硬件 TPM、帧缓冲、USB 键盘），证明了方案的可行性。实验表明，MyTEE 能在缺乏硬件安全原语的嵌入式设备上有效构建 TEE，同时避免在 TEE 中托管完整设备驱动以降低攻击面。

本文提出了一种名为 GlitchGlück 的引导式硬件故障注入方法，旨在通过物理手段（如电压毛刺、时钟毛刺）在软件执行过程中引入可控的硬件错误，从而使得原本难以利用的软件漏洞（如缓冲区溢出、条件检查绕过）变得可利用。传统上，软件漏洞的利用依赖于软缺陷（如内存损坏、逻辑错误），但现代操作系统和编译器引入了多种缓解机制（如 ASLR、栈保护、CFI），使得纯软件利用变得困难。GlitchGlück 通过精确的时间定位和故障掩码技术，在特定指令执行时注入单比特翻转或瞬态故障，以破坏安全机制或改变控制流。该方法结合了静态分析和动态故障注入，自动识别故障注入的最佳时机和目标寄存器。实验在多个嵌入式平台（如 ARM Cortex-M）和真实漏洞（如心脏出血漏洞的变体）上验证，结果表明 GlitchGlück 能够成功绕过栈金丝雀、ASLR 等保护，并触发未授权的代码执行。论文还讨论了防护对策，如冗余执行和故障检测电路。核心贡献在于提出了一种系统化的硬件辅助利用方法，将物理攻击与软件漏洞结合，提示防御者需关注硬件层面的攻击面。

该论文提出了一种名为UIEE（User-space Isolated Execution Environment）的安全高效的用户空间隔离执行环境，专为嵌入式TEE（Trusted Execution Environment）系统设计。当前嵌入式TEE系统（如基于ARM TrustZone的实现）面临两大挑战：一是可信应用（TA）开发复杂，开发者需处理底层硬件细节；二是资源受限，传统虚拟化或容器方案不适合。UIEE通过利用硬件安全扩展（如TrustZone）和轻量级隔离机制，在用户空间提供了一种安全的运行环境，使得非可信应用可以与可信应用高效隔离，同时保持低性能开销。具体地，UIEE采用两级隔离策略：第一级基于硬件安全域（如安全世界与普通世界），第二级在安全世界内通过软件机制（如内存保护、系统调用过滤）实现多个用户空间实例的隔离。实验在嵌入式设备（如树莓派）上实施，评估了多种场景下的性能，包括系统调用开销、上下文切换延迟、内存占用等。结果表明，UIEE相比现有方案（如基于OP-TEE的标准TEE）在启动时间、内存消耗和吞吐量上均有显著改进，同时保持了与原生TEE相当的安全级别。该工作的主要贡献在于设计了一种兼顾安全性和可用性的轻量级隔离架构，降低了可信应用开发门槛，并提升了嵌入式系统的整体安全性。

本文研究 MIPS 处理器在现代嵌入式系统（如路由器、工业控制器、IoT 设备）中面临微架构侧信道攻击的脆弱性。尽管 MIPS 架构历史悠久且广泛部署，但其对侧信道攻击的防御能力长期未受关注。作者发现，在这些平台上普遍使用的同步多线程（SMT）特性会引入强大的跨核时序通道。为此，他们提出了 MIPSBLEED 框架，该系统性地分析和利用了三个共享微架构组件（L1 数据缓存、L1 指令缓存和执行引擎）的信息泄漏。通过精心设计的汇编级探测探针和定量泄漏评估，作者演示了无需特权访问即可实现的高分辨率时序攻击。实验表明，所有三个通道均存在显著的信息泄漏，并最终在真实椭圆曲线密码套件上实现了单迹线密钥恢复攻击。该工作将 MIPS 定位为微架构安全研究中被忽视但关键的目标，并强调了在资源受限且启用 SMT 的嵌入式系统中迫切需要轻量级隔离机制。

该论文聚焦于低端嵌入式设备（如IoT设备）的控制流完整性（CFI）保护问题。这类设备因成本限制极少具备安全机制，成为攻击者的目标。作者针对资源极度受限的微控制器提出了轻量级CFI方案。通过分析程序控制流图，在函数调用和返回点插入验证机制，确保控制流不被恶意篡改。实验基于常见低端MCU（如ARM Cortex-M系列）实现，评估了性能开销（平均<10%）、内存占用和功耗。结果表明，该方案能有效防御返回地址劫持和跳转定向攻击，且对实时性影响极小。主要贡献在于证明了在低端设备上实现CFI的可行性，并提供了开源实现供社区验证。

该论文针对远程部署的低成本微控制器单元（MCU）的安全审计问题展开研究。MCU因其低功耗和高能效，越来越多地被用于关键任务场景，但其固有的安全漏洞使其易受攻击。控制流证明（CFA）是一种远程检测攻击的技术，通过记录任务执行期间的所有控制流转移（CFLog），使验证者（Vrf）能够检测到非法改变软件或运行时行为的攻击。然而，现有的CFA技术无法确保当证明者（Prv）被攻陷时，Vrf仍能接收到CFLog，因为攻陷后的Prv可以忽略CFA请求，从而阻止Vrf进行漏洞分析。为此，本文提出了两种运行时审计架构，旨在确保运行时证据的可靠交付，使Vrf能够对检测到的入侵进行修复。第一种方法采用硬件-软件协同设计，通过修改硬件或固件来保证证据传输；第二种方法利用可信执行环境（TEE）在无需硬件修改的情况下提供相同的保证。未来工作将聚焦于应用特定的存储/延迟优化以及运行时证据的自动化漏洞分析。该研究对于保障物联网设备、工业控制系统等嵌入式系统的安全远程验证具有重要价值。

该论文系统性地研究了多CPU片上系统（SoC）中的安全隔离问题。在嵌入式系统中，集成多个CPU（如ARM Cortex-M4和Cortex-M0）到单个SoC可提升性能并实现任务分离，但传统单CPU安全机制（如内存保护单元MPU）在多CPU场景下的适用性存在隐患。作者识别出四类主要攻击向量：内存访问越界、外设访问控制绕过、CPU间通信漏洞以及协同攻击。这些攻击向量可导致对另一个CPU受保护内存的任意读写，甚至代码执行。特别地，研究指出开源实时操作系统FreeRTOS在多CPU系统中推荐的通信机制本身引入了代码执行漏洞。作者通过实现四种攻击向量验证了理论预测，并发现某一攻击面可危及自定义可信执行环境（TEE）的实施。研究团队已向相关厂商负责任地披露了漏洞，导致安全公告和专有网络栈的修复。该工作为多CPU嵌入式系统的安全设计提供了重要警示。