该论文聚焦于 DRAM 读取干扰（Read Disturbance）现象，特别是 RowHammer 和 RowPress 两类问题。读取干扰是指对 DRAM 中某一行（aggressor row）的反复或长时间访问，会导致相邻未访问行（victim row）发生意外位翻转，严重影响基于 DRAM 的计算系统的安全性、可靠性和稳定性。先前的研究分为两条路线：实验表征路线通过真实芯片测量位翻转行为并提出缓解措施，但缺乏对底层物理机制的完整解释；器件级建模路线从半导体物理出发构建模型，但这些机制无法完全解释所有实验观察。论文的核心目标是弥合实验表征与器件级模型之间的鸿沟，为理解、表征和缓解 DRAM 读取干扰建立原则性基础。作者首先识别并展示了现有器件级模型所描述的物理机制与实验位翻转表征之间存在的不一致，重点关注三个应映射到一阶物理机制的基本度量：1）位翻转方向（0→1 或 1→0），2）位翻转数量，3）触发首次位翻转所需的最小攻击行激活次数（ACmin）。其次，作者进行了全面且严格的 TCAD（Technology Computer-Aided Design）仿真，这些仿真能够复现实验表征中观察到的 RowHammer 和 RowPress 位翻转现象。基于仿真结果，作者总结了更新后的器件级错误机制，用于理解 RowHammer 和 RowPress 位翻转，并识别了关键建模与仿真参数，这些参数显著影响仿真结果是否与真实芯片表征匹配。论文还讨论了对 DRAM 读取干扰位翻转的实验表征方法论（要求严谨、全面、高效）以及 DRAM 读取干扰缓解技术设计的启示。该研究适合 DRAM 可靠性研究人员、计算机架构师、安全分析师以及从事存储器安全防护的工程师阅读，有助于从物理层面深入理解 RowHammer/RowPress 的成因，从而设计更有效的检测与缓解策略。

该论文研究了现代DRAM芯片中的读取干扰现象（如RowHammer和RowPress），即频繁访问或持续打开一个DRAM行（攻击行）会导致其物理邻近的未被访问行（受害行）发生比特翻转。这种干扰机制可从软件栈层面被实际利用，并随着密度缩放而加剧。作者提出了一种新的DRAM访问模式——ScaleDisturb，通过不对称地延长两个攻击行的打开时间来放大读取干扰。在196个DDR4和3个HBM2 DRAM芯片上的严格实验表征表明，ScaleDisturb相比现有最先进的访问模式，能够在显著更少的行激活次数下引发比特翻转，使得所有受测DRAM芯片上的读取干扰攻击更容易实施，并且随着DRAM制造工艺缩小到更小的节点尺寸，DRAM对读取干扰的脆弱性增加。论文还在真实系统上展示了概念验证攻击，用户级程序利用ScaleDisturb比最先进的RowHammer和RowPress访问模式引发了更多比特翻转。最后，论文描述并评估了四种缓解ScaleDisturb引起的读取干扰比特翻转的解决方案，并呼吁进行更多研究。