该论文系统研究了DRAM读取干扰（Read Disturbance）现象，特别是RowHammer和RowPress两种导致未访问存储单元发生意外比特翻转的可靠性问题。当前学术界存在两条研究路径：实验表征（通过真实芯片测试统计翻转行为）和器件级建模（基于TCAD仿真或物理机制分析），但两者之间存在显著脱节——现有物理模型无法完全解释所有关键实验观测结果。作者首先识别并论证了现有器件级模型与实验表征在三个基本指标上的不一致性：（1）比特翻转方向（0→1或1→0）、（2）翻转比特数量、（3）触发首次翻转所需的最少攻击行激活次数（ACmin）。随后，论文提供了一套全面且严格的TCAD仿真方法，成功复现了实验表征中观察到的RowHammer和RowPress翻转特征。基于仿真结果，作者总结了更新的器件级错误机制，指出了显著影响仿真与实际芯片匹配度的关键建模参数，并讨论了对未来DRAM读取干扰表征方法学和缓解技术设计的影响。该工作旨在弥合实验与建模之间的鸿沟，为理解、表征和缓解DRAM读取干扰提供原理性基础。适合DRAM可靠性研究者、存储系统设计者以及硬件安全工程师阅读。

该论文研究了现代DRAM芯片中的读取干扰现象（如RowHammer和RowPress），即频繁访问或持续打开一个DRAM行（攻击行）会导致其物理邻近的未被访问行（受害行）发生比特翻转。这种干扰机制可从软件栈层面被实际利用，并随着密度缩放而加剧。作者提出了一种新的DRAM访问模式——ScaleDisturb，通过不对称地延长两个攻击行的打开时间来放大读取干扰。在196个DDR4和3个HBM2 DRAM芯片上的严格实验表征表明，ScaleDisturb相比现有最先进的访问模式，能够在显著更少的行激活次数下引发比特翻转，使得所有受测DRAM芯片上的读取干扰攻击更容易实施，并且随着DRAM制造工艺缩小到更小的节点尺寸，DRAM对读取干扰的脆弱性增加。论文还在真实系统上展示了概念验证攻击，用户级程序利用ScaleDisturb比最先进的RowHammer和RowPress访问模式引发了更多比特翻转。最后，论文描述并评估了四种缓解ScaleDisturb引起的读取干扰比特翻转的解决方案，并呼吁进行更多研究。