Encarsia: Evaluating CPU Fuzzers via Automatic Bug Injection.
该论文提出 Encarsia，一种通过自动注入缺陷（bug injection）来评估 CPU 模糊测试器（fuzzer）有效性的框架。研究背景：随着 CPU 设计复杂度增加，硬件漏洞层出不穷，模糊测试成为发现 CPU 漏洞的主流手段，但不
#hardware-security
共收录 154 条相关情报。
← 返回所有主题SoK: So, You Think You Know All About Secure Randomized Caches?
本论文是一篇系统化知识综述（SoK），旨在全面审视安全随机化缓存（Secure Randomized Caches）领域的研究现状。随机化缓存是一种旨在抵御基于缓存的侧信道攻击（如Flush+Reload、Prime+Probe）的硬件或软
Second-Order Low-Randomness d + 1 Hardware Sharing of the AES.
本文针对 AES 加密算法的硬件实现，提出了一种新的二阶掩码方案，旨在抵抗侧信道攻击（如功耗分析）。传统的掩码技术需要大量随机数来保证安全性，而本文通过最小化共享数量（仅需 d+1 个共享，其中 d=2）和降低随机数复杂度，显著提升了效率。
Physical Time-Lock Puzzles
传统时间锁谜题通过强制要求串行计算步骤来实现对加密秘密的延迟访问，但基于软件的实现无法从根本上限制单个步骤的物理执行速度，因此容易受到硬件加速和算法优化的攻击。现实中，现有方案更像是“步骤锁”而非真正的“时间锁”，在数十年难以预测的硬件进步
TEE.Fail: Breaking Trusted Execution Environments via DDR5 Memory Bus Interposition.
本文提出了一种针对可信执行环境（TEE）的新型物理攻击方法，称为TEE.Fail。攻击者通过在DDR5内存总线上进行中间人拦截（Memory Bus Interposition），能够在TEE（如Intel SGX、AMD SEV等）的保护
BreakFAST: Confused Deputy Attack on Infinity Fabric to Break AMD SEV-SNP.
本文提出了一种名为BreakFAST的混淆副手攻击，针对AMD安全加密虚拟化-安全嵌套分页（SEV-SNP）技术。SEV-SNP是AMD EPYC处理器中用于保护机密虚拟机（VM）的硬件安全机制，旨在防止恶意管理程序访问VM内存。攻击者利用
Vogls: a Fast Interactive Full-timing Simulator for Pre-silicon Power Side-Channel Analysis
该论文提出了一种名为Vogls的开源Verilog模拟器，专门用于预硅功耗侧信道分析。现有功能验证模拟器（如Icarus Verilog和Verilator）在侧信道分析场景中存在不足：它们要么无法高效生成大量短迹线，要么缺乏精细的定时模型
CODA: How to Mitigate ColumnDisturb for (Almost) Free?
ColumnDisturb 是一种新型的数据干扰错误，当 DRAM 中某一行（攻击行）被激活时，会导致数百行之外的受害者行（子阵列内位翻转）以及相邻子阵列中的受害者行（子阵列间位翻转）发生位翻转。现有的子阵列级解决方案（如 SALT 和 R
Auditable and Transparent Fully Authenticated Disk Encryption via USB Storage Interposition
本文提出了一种名为CC（Cryptographic Companion）的新型全盘加密（FDE）方案。传统的FDE通常由操作系统驱动实现，用户需在主机端提供密钥才能透明访问加密磁盘。CC另辟蹊径，在主机系统与外置硬盘之间插入一个通用的单板计
ARMOR-IMC: Adaptive Resource Mapping for Operational Robustness via Secure In-Memory Computing
该论文针对传统架构中巨大的数据搬运开销问题，提出了一种基于电阻式存储计算（IMC）的深度神经网络（DNN）加速器安全加固方法。传统IMC加速器使用自旋轨道矩磁隧道结（SOT-MTJ）等新兴器件绕过“存储墙”并降低泄漏功耗，但面临双重硬件威胁
AquaSonic: Acoustic Manipulation of Underwater Data Center Operations and Resource Management.
该论文首次系统性地研究了水下数据中心（UDC）面临的声学注入攻击威胁。与陆地数据中心不同，水下环境的长距离声波传播特性使得攻击者能够通过声学信号远程干扰关键基础设施。作者构建了接近真实UDC服务器操作的试验台，通过封闭水体实验和开放湖泊实验
Sticky Tags: Efficient and Deterministic Spatial Memory Error Mitigation using Persistent Memory Tags.
空间内存错误（如缓冲区溢出）在C/C++程序中依然是最常见的漏洞类型之一。尽管已有大量研究，但即使部分缓解方案的实际性能开销仍然过高，难以在生产环境中部署。为了降低成本，近年来的解决方案转向硬件辅助技术，例如Arm的内存标记扩展（MTE）。
An Automated Framework for Generating Stealthy Cell-Embedded Hardware Trojans
该论文提出了一种自动化框架，用于在集成电路（IC）设计流程中生成基于标准单元实现的隐蔽硬件木马（HT）。传统硬件木马评估通常假设木马插入发生在RTL实现或门级网表阶段，但忽略了攻击者可利用不可信供应商提供的被篡改标准单元库，将恶意行为隐藏在
CURE: A Security Architecture with CUstomizable and Resilient Enclaves.
该论文提出了CURE，一种新型的安全架构，旨在解决现有可信执行环境（TEE）解决方案的三大设计缺陷：1）现有TEE采用“一刀切”的方式仅提供单一飞地类型，而不同服务需要灵活的飞地以适应其需求；2）现有TEE无法有效支持新兴应用（如机器学习即
DiveFuzz: Enhancing CPU Fuzzing via Diverse Instruction Construction.
本文提出 DiveFuzz，一种通过多样性指令构造来增强 CPU fuzzing 的方法。在 CPU fuzzing 中，全面探索架构状态类似于生成多样化的测试用例，这需要合理的操作码分布以及指令执行结果（通常通过写回数据衡量）的多样性。然
Security through Transparency: Tales from the RP2350 Hacking Challenge.
本文回顾了针对树莓派RP2350微控制器的黑客挑战活动，该活动旨在测试其安全特性并鼓励社区参与安全研究。虽然具体技术细节需查阅原文，但论文强调了通过透明化设计（如公开安全架构、提供硬件调试接口）来提升系统整体安全性的理念。作者们分享了挑战中
Securing Deep Learning Hardware: A Survey of Side-Channel Vulnerabilities and Countermeasures
本论文是一篇关于深度学习硬件侧信道漏洞与防御措施的综述。随着深度学习模型在医疗、金融、安全等关键领域的广泛应用，确保其免受新兴威胁变得至关重要。侧信道攻击（SCAs）是一类特殊威胁，它利用硬件的物理或微架构特性（如功耗、电磁辐射、时序、缓存
Security Analysis for SCONE Logic Locking
本文针对SCONE逻辑锁定方案（发表于DAC'25）进行了全面的安全分析。SCONE通过从原始主输入派生的额外编码输入扩展逻辑锁定接口，包含两种变体：1）with-ES变体：关键编码阶段以硬件实现；2）without-ES变体：锁定设计直接
VeriChat: An Agentic Conversational AI Assistant for Hardware Security Verification
硬件安全验证是一个多阶段流程，工程师需要处理复杂的设计分析、威胁考量与验证策略，但现有验证环境缺乏结构化的安全指导支持。虽然对话式AI可以提供按需帮助，但直接使用通用型聊天机器人（如ChatGPT、Gemini）存在风险，因为它们容易产生幻
LIB-TRAP: Standard Cell Library Hardware Trojan Risk Assessment and Prevention
本论文提出了一种针对标准单元库的新型硬件木马（HT）威胁模型，并开发了相应的风险评估与预防方法。在无晶圆厂半导体制造模式下，设计方将版图交由代工厂制造，这为恶意HT插入提供了可乘之机。现有研究多关注标准单元之间的空白区域，但本文首次深入分析