KORD: Breaking the Key-Generation Bottleneck in Dealerless FSS via Protocol--Hardware Co-Design
论文针对无委托方（dealerless）函数秘密共享（FSS）中密钥生成效率低下的问题展开研究。FSS 是隐私保护计算中的核心原语，但每次调用都需要由可信委托方生成一对新的函数密钥，这扩展了系统的信任边界并阻碍了实际部署。已有的无委托方协议
#cs.AR
共收录 101 条相关情报。
← 返回所有主题SILK: Closing the Time-of-Check-to-Time-of-Use Gap in RoT-Protected AI Systems
该论文提出 SILK（Streaming Inline Lightweight Keying），用于解决 AI 系统中由根信任（RoT）保护模型加载后面临的 TOCTOU 完整性缺口。RoT 在加载阶段验证 DNN 模型，但权重在到达计算引
From Fleet to Lab: Revisiting the Security and Complexity of Industrial Rowhammer Mitigation
这篇论文重新审视了工业级 Rowhammer 缓解方案的安全性与复杂度，重点聚焦内存控制器（MC）层面的防护设计。Rowhammer 攻击利用 DRAM 单元的高密度电容耦合，通过频繁访问同一行导致相邻行数据翻转，是近年来内存安全的核心威胁
RTLGuard: A Lightweight Teacher-Student Defense for Poisoned RTL Code Generation Models
随着大语言模型（LLM）在硬件设计领域的应用，寄存器传输级（RTL）代码的自动化生成成为趋势，设计者可以利用LLM将高层级规范转换为可综合的硬件描述。然而，这类模型通常基于第三方预训练模型进行微调，其训练数据和适配过程不透明，导致供应链中存
Automotive HSMs - Architectural Challenges and Security Implications
本文针对汽车电子控制单元（ECU）中硬件安全模块（HSM）的架构挑战与安全影响进行了系统分析。随着车辆智能化与网联化发展，ECU面临远程和物理威胁，软件完整性、真实性和生命周期管理愈发依赖硬件根安全。硬件安全模块（HSM）作为汽车系统级芯片
What's Your NIC Whispering? Network Threat Behavior Recognition via NIC Electromagnetic Side-Channel Leakage
该论文研究了一种新颖的网络威胁行为识别途径：利用网卡（NIC）在活动时产生的非预期电磁（EM）泄漏信号。传统网络威胁检测主要依赖数据包级、流级或主机级遥测数据，而本文探索了物理侧信道这一不同观察面。作者提出NICWhisper系统，通过外部
Faults That Fortify: CNN Adversarial Robustness via GPU Undervolting
卷积神经网络（CNN）面临对抗攻击脆弱性和训练成本高昂的双重挑战。对抗训练虽有效但计算开销巨大，尤其在向能量受限的边缘设备迁移时更为突出。本文提出在训练过程中对 GPU 进行欠压（undervolting）处理，通过降低供电电压引入随机故障
Characterizing the Variance Envelope: A Multi-Dimensional Analysis of Spectre Telemetry Across Architectures and Workloads
本文针对硬件侧信道攻击（如Spectre）在真实场景中的检测难题展开研究。尽管机器学习模型在受控环境下能通过硬件性能计数器（HPC）捕捉攻击足迹，但当面对系统背景噪声、多样化攻击变体以及对抗性流量节拍时，静态模型往往失效。为此，作者提出了“
On the Sensitivity to Errors in Homomorphic Computing: Single Transient Bit-flip Client-side Error Characterization
该论文研究同态加密（HE）系统在硬件或软件引入的比特级瞬态故障下的敏感性与鲁棒性问题。同态加密允许在密文上直接进行计算，无需解密，是医疗、金融、政务等隐私敏感场景中隐私计算的关键原语。其安全性依赖噪声注入机制，然而噪声的存在使系统对错误高度
When and Where Faults Matter: A Study of Transient Errors in CKKS Multiplication
本文研究同态加密（Homomorphic Encryption, HE）中的瞬时错误（transient errors）对全同态加密（FHE）计算正确性的影响，特别聚焦于未优化的 CKKS（Cheon--Kim--Kim--Song）方案中
Synthesizing Probabilistic Saturating Counters with Differentially Private Formal Guarantees
现代处理器的分支预测器利用饱和计数器来提升指令级并行性，但传统饱和计数器是确定性的，容易受到侧信道攻击：攻击者可通过操作计数器状态并观察缓存行为（如Prime+Probe）推断受害进程的分支方向。为缓解该泄漏，已有研究提出概率饱和计数器（P
SLAC: Access-Driven CPU-to-GPU Side-channel Attacks via System-Level Cache on Apple Silicon
本文研究了苹果 M1 芯片等异构系统级芯片（SoC）中 CPU 与 GPU 共享系统级缓存（SLC）所引入的新型跨域攻击面。作者发现，GPU 的内存访问会在共享 SLC 中留下集合级别的足迹，这些足迹可被无特权的 CPU 进程观测到。基于这
Hardware Design and Security in the Era of Chiplets and LLMs
本文对半导体行业正在经历的双重变革——异构2.5D chiplet系统的普及以及将大语言模型（LLM）集成到电子设计自动化（EDA）流程中——进行了统一的安全分析。作者指出，尽管这些范式在良率、模块化、设计生产率等方面带来了前所未有的优势，
Kerckhoffs-Compliant Watermarking for Physical Design IP Protection: From Placement to Routing
本文针对现代VLSI物理设计（PD）知识产权（IP）保护问题，提出了一种名为PDMarks的Kerckhoffs合规水印框架。物理设计IP包含优化后的单元布局、时钟分配和布线决策，是芯片设计流程的核心资产。随着PD工具的可访问性增加，未经授
LLM-Assisted Detection and Repair of Hardware Security Vulnerabilities in Verilog Designs
该论文提出了一种利用大型语言模型（LLM）辅助检测和修复 Verilog 硬件设计中的安全漏洞的方法。硬件设计如同软件一样，容易受到引入安全漏洞的缺陷影响，但与软件漏洞不同，硬件缺陷在制造后会被永久嵌入硅片中，难以甚至无法修复。许多此类弱点
Demystifying DRAM Read Disturbance: Bridging the Gap Between Experimental Characterization and Device-Level Modeling of RowHammer and RowPress Phenomena
该论文系统研究了DRAM读取干扰（Read Disturbance）现象，特别是RowHammer和RowPress两种导致未访问存储单元发生意外比特翻转的可靠性问题。当前学术界存在两条研究路径：实验表征（通过真实芯片测试统计翻转行为）和器
ContractHIL-HLS: Contract-Aligned Multi-Agent Workflow with Hardware-in-the-Loop Feedback for HLS Design
本文提出 ContractHIL-HLS，一种面向实际高层次综合（HLS）工程的契约对齐多智能体工作流。该工作流有三点贡献：第一，引入结构化契约作为语义对齐和任务执行工件，将自然语言需求转化为明确的接口、约束、验证检查和回滚规则；第二，将硬
ADVERSARIAL: And-Inverter Graph-Assisted Hardware Trojan Detection At Scale
该论文针对现代系统级芯片（SoC）中硬件木马（HT）检测的可扩展性问题提出了一种新颖方法。由于SoC包含数亿至数百亿门电路，现有HT检测方法因规模庞大而不可行。作者将平铺的门级网表建模为以与-逆变图（AIG）表示的布尔网络，其中所有内部节点
SPARC: Automated Root-Cause Analysis of Pre-Silicon Power Side-Channel Leakage in the Processor Design Flow
论文提出 SPARC，一个自动化的预硅功耗侧信道泄漏（PSCL）评估与根因分析框架。PSCL 源自处理器架构和微架构的偶然因素，对密码软件的机密性构成严重威胁。现有方案受限于仿真可扩展性差，或无法将泄漏归因于正确的硬件信号和软件指令，阻碍了
PIP-NTT: Towards a Scalable Memory-Parallelized Accelerator for Iterative NTT in PQC
该论文针对后量子密码（PQC）中迭代数论变换（NTT）加速器的可扩展性问题，提出了一种内存并行化策略和优化架构PIP-NTT。现有NTT加速器通常采用乒乓存储方案和与分圆环大小匹配的大容量存储器，导致效率受限。作者提出将n大小的存储器拆分为