Efficient Linkage-Based Compartmentalization on CHERI
该论文研究在 CHERI 能力硬件内存安全基础上，如何高效实现进程内细粒度隔离（compartmentalization）。核心问题在于：现有隔离机制（如 Intel MPK）并发可用的保护域数量极其有限（最多 16 个），无法在大规模软件
#cs.AR
共收录 101 条相关情报。
← 返回所有主题Efficient TCitH-Based Alternatives to SLH-DSA: Cross-Layer ASIC Design of Mirath
该论文针对后量子签名方案在资源受限嵌入式平台上的实现效率问题展开研究。背景是：为应对量子计算对现有公钥密码的威胁，NIST 已标准化三类后量子签名方案 ML-DSA、FN-DSA（均为格基）以及 SLH-DSA（基于哈希假设）。为保持密码敏
Peregrino: A Full-Hardware Accelerator for the Complete Falcon Post-Quantum Digital Signature Scheme on Resource-Constrained Edge Devices
该论文面向后量子密码在资源受限边缘设备上的落地难题，提出了名为 Peregrino 的硬件加速器。背景在于：量子计算机的出现威胁经典公钥密码的安全性（量子算法可破解在传统攻击下仍安全的方案），NIST 因此标准化了一批后量子密码算法，其中
SoK: You Find What You Seek: Rethinking Oracles, Guidance, and Input Generation in Hardware Fuzzing
本论文是一篇针对硬件模糊测试(hardware fuzzing)的系统化知识综述(SoK)。作者指出,硬件模糊测试虽已成为安全验证研究中的活跃方向,但其工业界落地仍处于早期阶段,研究结论与实际部署之间存在明显断层。为厘清这一差距,论文系统考
SLED-IFV: Solver-Validated LLM-Guided Decomposition for Scalable Hardware Information-Flow Verification
该论文聚焦于硬件形式化信息流验证（Information-Flow Verification, IFV）在真实 RTL 上难以扩展的问题。IFV 能为「无秘密依赖的时序与控制行为」提供强保证，但在实际设计中，证明往往因求解器规模爆炸而超时。
Analog Pin Directionality as an Exfiltration Attack Surface in Mixed-Signal ICs
该论文聚焦混合信号（AMS）芯片中一个长期被默认、却从未被当作安全属性显式验证的问题：模拟引脚的方向性。传统上，标称「仅输入」的模拟引脚被假定只能采集片外信号，其方向性被视为功能属性而非安全属性，因此既不进入安全验证流程，也不被测试用例覆盖
Locus: A Framework for Exploring and Optimizing Point Addition Hardware for Zero-Knowledge Proofs
该论文聚焦零知识证明（ZKP）在实际部署中面临的性能瓶颈问题。ZKP 是实现隐私保护计算与可验证计算的关键技术，但其底层密码学原语计算开销极高。椭圆曲线上的点加（Point Addition, PADD）正是其中最基础、被调用最频繁的原语之
Demystifying Gate-Level Localization of RTL Trojans
该论文研究的是硬件木马(Hardware Trojan)在寄存器传输级(RTL)被插入后的门级定位问题。硬件木马是芯片设计中被恶意加入的修改,可能破坏功能或窃取敏感数据;当木马在 RTL 阶段植入时威胁尤为严重,因为它会随正常综合流程进入最
SCHERI: Provably Secure Speculation Under the Constant-Time Policy for CHERI (Extended Version)
基于能力（capability）的架构如 CHERI 为软件组件的架构级隔离提供了强支持：能力指针同时携带边界与权限，使硬件能够阻止越权访问。然而攻击者还可利用微架构侧信道窃取机密，因此敏感代码通常需以常量时间（constant-time）
OptiPrime: Optimizing Private Inference through Protocol-Hardware Co-design
该论文研究如何在混合同态加密（HE）与多方安全计算（MPC）框架下高效执行私有深度神经网络（DNN）推理。此类方案能对用户数据提供形式化隐私保证，但代价是 HE 带来的显著延迟开销。已有工作提出了定制化 HE 加速器，并针对单个 HE 算子
PHAT: PHotonic Accelerator for TFHE
在全同态加密（FHE）中，云服务商可以在不接触明文的前提下对加密数据直接计算，是隐私保护型云应用的重要技术路线。众多 FHE 方案里，基于环面（Torus）的 TFHE 因支持任意布尔/算术门运算而具有最强通用性，但其代价是极高的计算与通信
CHERI-D Reincarnate: efficient multicore CHERI temporal memory safety through allocation reincarnation (draft version)
本文提出 CHERI-D Reincarnate（简称 Reinc），一种面向 CHERI 能力架构的时序内存安全（temporal memory safety）硬件扩展，目标是以可扩展、低开销的方式缓解释放后使用（use-after-fr
CertiFlash: A Formal Verification Framework for Flash Translation Layers in Computational Solid State Drives
该论文聚焦于以存储为中心的计算（storage-centric computing）场景下固态硬盘（SSD）固件——闪存转换层（FTL）——的安全与正确性问题。研究背景是：数据密集型应用需要把大量数据从存储搬运到计算单元，产生显著的数据移动
AutoTrans: AI-Assisted Automatic Translation of Security Assertions for RISC-V Processors
该论文聚焦 RISC-V 处理器硬件安全验证中的一大效率瓶颈：把一组已在某个处理器目标上通过验证的安全断言（security assertions）复用到另一个 RISC-V 核上。这一过程目前主要依靠人工完成，单条断言的翻译往往要耗费数小
HermiCache: Enclave-Aware Cache Replacement for Trusted Execution Environments
背景与问题: 可信执行环境(TEE, 如 Intel SGX、RISC-V Keystone 等)能把 enclave 的内存与执行上下文与不可信软件隔离, 但缓存等微架构资源在 enclave 与非可信上下文之间仍然共享, 因此攻击者仍可
FPGA Acceleration of Fully Homomorphic Encryption with Adaptive Key Switching
本文针对全同态加密（FHE）在云端隐私保护计算中的性能瓶颈展开研究。FHE 允许云端在密文上直接计算，是实现隐私保护云服务的关键技术，但其计算开销极大，必须依赖硬件加速才能实用。在 FHE 的各类算子中，密钥切换（key-switching
Towards Standardized Evaluation of GPU Memory Safety with GMSBench
随着GPU在高性能计算与机器学习中的普及，GPU程序的内存安全性已成为保障可靠与安全执行的关键。然而，现有研究普遍缺乏一套全面且标准化的基准来评估GPU内存安全技术的有效性。针对这一空白，本文提出了GMSBench——一个面向GPU内存安全
AI-Assisted Design of a Post-Quantum Cryptographic Accelerator: A Deployed-Silicon Case Study
该论文针对后量子密码（PQC）迁移中硬件实现的安全验证盲区展开研究。由于硅片一旦流片后无法远程修补，标准验收测试（如已知答案测试 KAT）的覆盖率不足可能带来致命缺陷。作者指出，在 ML-DSA 签名算法中，拒绝采样循环会根据输入消息动态调
JENGA: Exploiting Counter-Based RowHammer Countermeasures to Break Real-Time Predictability
该论文针对安全关键实时系统中DRAM RowHammer硬件计数型防御机制（以PRAC为例）对时间可预测性的影响展开研究。安全关键实时系统必须同时满足时间确定性与安全性，任务执行时间需有严格上界（WCET）。然而，RowHammer防御（如
A Version Space Approach for Digital Circuit Analysis
本文提出一种以版本空间为核心的数字电路分析框架。所谓版本空间，是指与所有观测一致的候选对象集合；其大小（对数）可以度量观测对隐藏对象的收敛程度。作者将该框架统一应用于两个传统上相互独立的问题：概率组合等价性检查和逻辑锁定网表的密钥计数。在等